1.本文中描述的实施例一般涉及半导体装置。选择的示例包括：具有与管芯优先封装工艺相关的特定特征或关系的半导体管芯封装。另外的选择的示例包括：包括无焊接管芯连接或特定形状的竖直互连的半导体管芯封装。
背景技术：
2.通常按照提供相对于管芯封装的若干层最后或几乎最后安装或固定管芯的次序执行管芯封装，管芯封装的若干层提供到主板或其它半导体的连接以及与主板或其它半导体的通信。也就是，例如，用于计算机处理单元（cpu）管芯的管芯封装可在历史上已包括cpu管芯下方的一系列封装层，cpu管芯被最后放置并且放置在其它封装层上面。这种封装允许cpu被焊接或者以其它方式被固定到主板和/或被放置为与其它类型的管芯通信。例如，在这些情况下的若干管芯之间的通信通过衬底布线。
3.相对较新的半导体封装概念包括多芯片封装，其中在单个封装中提供多个管芯。为了以通信方式连接给定芯片封装内的若干管芯的目的，已提供桥接管芯。桥接管芯可被布置在贴片层（patch layer）中的两个或更多个管芯下方，并且可被用于将多个管芯放置为彼此通信。
4.制造多芯片封装的当前方案经常涉及将重分布层放置在桥接管芯或贴片层上面，这可能导致许多问题。此外，将重分布层放置在贴片层下方可涉及将桥接管芯向下焊接到有机重分布层并且底部填充从而在贴片层内部留下焊接接头。这种焊接可以是用于固定主管芯的焊接的补充。基于对多个回流循环及其对焊接的影响的担心，这有时可能强行施加对随后的回流热预算的限制。
附图说明
5.图1是根据一个或多个实施例的固定到衬底的多管芯封装的剖视图。
6.图2是根据一个或多个实施例的与衬底隔离的图1的多管芯封装的剖视图。
7.图3a是描绘图1和/或图2的多管芯封装的制造的方法的一部分的图。
8.图3b是描绘图1和/或图2的多管芯封装的制造的方法的一部分的图。
9.图4是根据一个或多个实施例的具有用于组装多管芯封装的粘合膜的玻璃制造衬底的剖视图。
10.图5是根据一个或多个实施例的部分组装的多管芯封装的剖视图，部分组装的多管芯封装包括布置在玻璃制造衬底上的三个管芯。
11.图6是根据一个或多个实施例的部分组装的多管芯封装的剖视图，部分组装的多管芯封装包括三个管芯周围的包封材料。
12.图7是根据一个或多个实施例的部分组装的多管芯封装的剖视图，部分组装的多管芯封装包括钝化层。
13.图8是根据一个或多个实施例的部分组装的多管芯封装的剖视图，示出钝化层的
蚀刻。
14.图9是根据一个或多个实施例的部分组装的多管芯封装的剖视图，部分组装的多管芯封装包括从管芯延伸的柱。
15.图10是根据一个或多个实施例的部分组装的多管芯封装的剖视图，部分组装的多管芯封装包括跨越三个管芯中的两个管芯安装的桥接管芯。
16.图11是根据一个或多个实施例的部分组装的多管芯封装的剖视图，部分组装的多管芯封装包括在柱和桥接管芯周围的模制物和底部填充物。
17.图12是根据一个或多个实施例的部分组装的多管芯封装的剖视图，部分组装的多管芯封装包括具有导体层通孔的介电层。
18.图13是根据一个或多个实施例的部分组装的多管芯封装的剖视图，部分组装的多管芯封装包括形成重分布电路的填充并且镀覆的通孔。
19.图14是根据一个或多个实施例的部分组装的多管芯封装的剖视图，部分组装的多管芯封装包括具有镀覆的通孔的光敏钝化层。
20.图15是根据一个或多个实施例的系统图。
具体实施方式
21.下面的描述和附图充分地示出特定实施例以使本领域技术人员能够实施特定实施例。其它实施例可包含结构的、逻辑的、电的、工艺的和其它变化。一些实施例的各部分和特征可被包括在其它实施例的各部分和特征中，或者替换其它实施例的各部分和特征。在权利要求书中阐述的实施例涵盖那些权利要求的所有可用等同物。
22.在一个或多个实施例中，本技术涉及一种特定结构的管芯封装。特别地，可首先使用管芯并且从管芯构建管芯封装来执行管芯封装工艺。作为结果，例如，代替焊接，利用溅射的钛铜合金或其它合金在一个或多个管芯和重分布层之间创建无焊接电路径连接，管芯可电连接到管芯封装的其它方面。另外，作为“倒置”组装工艺的结果，延伸通过重分布层的一个或多个部分并且连接到桥接管芯的竖直互连可随着互连朝着桥接管芯延伸而从大到小逐渐变细。还可由制造工艺带来其它结构特征和/或几何特征。通过提供具有相对较小的桥和单个凸块间距的架构，管芯封装可以是有益的。另外，可提供单个焊接接头（例如，在桥和管芯之间），而非两个焊接接头（例如，在管芯和通路之间以及在桥和贴片之间）。此外，激光工艺能够被用于创建重分布通孔以落在tsv焊盘上。
23.现在转向图1，具有多管芯封装100的形式的半导体装置被示出为固定到衬底50并且用盖52围绕。多管芯封装100可被热压接合到衬底，衬底上的球栅阵列与多管芯封装上的互连对准，如图所示。可提供环氧树脂底部填充物54以在将多管芯封装100固定到衬底50的球栅阵列周围填充。集成散热器盖52可包封多管芯封装100，并且可在衬底50的下侧提供更大的球栅阵列56以用于例如将衬底50固定到主板。
24.图2示出隔离的半导体装置。半导体装置可包括多管芯封装100，多管芯封装100可与大量的类似或相同的多管芯封装一起被制造。也就是，多管芯封装100可被成组地制造，并且稍后被分离（singulate）以如图1中所示组装。多管芯封装100可包括用于计算装置的中央处理单元，或者可提供另一类型的功能。多管芯封装100的功能性可由作为封装的一部分的一个或多个管芯102以及由例如互连桥或桥接管芯104提供的互连性来确定。如图2中
所示，多管芯封装100可包括一系列层，互连在一个或多个层之间延伸和/或延伸通过一个或多个层。多管芯封装100可包括管芯层106、钝化层108、桥接管芯层110、由一个或多个介电层112和一个或多个导体层114组成的重分布层111以及板凸块层116。
25.尽管以下描述提及的每个层，但一个或多个层可根据设计要求而被省略或互换。此外，在这节中基于图1和2中示出的多管芯封装的在使用中的方向描述多管芯封装，其中管芯被布置在封装的顶部并且板凸块层被布置在底部。
26.从管芯层106开始，这层可被配置为将封装的若干管芯102通常彼此同平面地固定并且固定在平面内的固定的相对位置。管芯层106可包括已使用光刻工艺或其它工艺制造的一个或多个管芯102。一个或多个管芯102可由包封材料118（诸如例如，具有平版印刷蚀刻的光可成像电介质（pid）或氮化硅）固定在相对位置。包封材料118可包围管芯102的侧面和底部，从而使管芯的顶表面暴露。管芯可在其底侧包括连接凸块120，连接凸块120从相应管芯102向下延伸。连接凸块120可由包封材料118包封。然而，凸块120的底表面可被暴露，从而允许到例如相邻部件的连接性。在一个或多个实施例中，可在晶圆级（例如，在将晶圆分成个体管芯之前）形成连接凸块120。管芯层106可具有厚度，该厚度被选择以包封管芯102。正如从以下论述的制造方法的回顾可以理解的，管芯层106中的管芯102和管芯层下方的层之间的电连接可以是无焊接连接。也就是，例如，从管芯层中的管芯向下延伸的金属材料可包括由铜、钛铜或其它导电金属制成的柱和通孔，并且可不包括例如管芯和重分布层111之间的任何焊接连接。
27.钝化层108可在管芯层106和桥接管芯层110之间被直接布置在管芯层106下方。钝化层108可被配置为提供电荷分隔（separation）。例如，钝化层可减少在表面态的电荷复合，增加水氧化反应动力学，并且保护部件免受化学腐蚀。钝化层108可基本上连续跨越管芯层106的底侧。然而，可在管芯102的一个或多个凸块120提供通过钝化层的互连或通孔122，并且可在以下更详细论述的桥接管芯104的位置提供钝化层108中的间隙124。在互连122的位置并且在间隙124，对于钝化层108的整个厚度，钝化层108的相应部分可被省略。在一个或多个实施例中，在管芯凸块120的钝化层108中的通孔122的直径或其它交叉尺寸可等于或小于管芯凸块120的直径或其它交叉尺寸。钝化层108中的通孔122可填充有导体或金属（诸如例如，钛铜），从而允许在与管芯凸块120对准的选择的位置的通过钝化层108的电通信。
28.桥接管芯层110可被布置为与钝化层108相邻并且被布置在钝化层108下方，布置在钝化层108和介电层112之间，和/或布置在管芯层106和重分布层111之间。桥接管芯层110可包括桥接管芯104，并且可被配置为将桥接管芯104固定在管芯层106中的两个或更多个管芯102下方的位置，并且将桥接管芯104固定在沿侧向桥接管芯层106中的两个或更多个管芯102之间的空隙的位置。也就是，桥接管芯104可适于与管芯层106中的两个或更多个管芯102重叠（当在平面图中观察时），并且可由于它在桥接管芯层110内的位置而被竖直地布置在管芯层106和重分布层111之间。桥接管芯104可包括顶侧的球栅阵列126和底侧的钛铜焊盘128。通过放置在钝化层108的间隙124中并且使用热压接合以利用球栅阵列126将桥接管芯104固定到管芯层106中的管芯102，桥接管芯104可例如被固定到两个或更多个管芯102。桥接管芯层110可包括包封材料130，包封材料130与在管芯层106中使用的包封材料118相同或类似。在一个或多个实施例中，可使用模制材料，或者可使用不同的包封材料。包
封材料130可包封桥接管芯104的侧面、桥接管芯104的底部和桥接管芯104的顶部。也就是，包封材料130可被布置在钝化层108的间隙124中以便被布置在桥接管芯104上方，并且还可包围桥接管芯104的侧面并且经过桥接管芯104下方。桥接管芯层110还可包括延伸通过桥接管芯层110的柱132。柱132可与钝化层108中的通孔122对准。柱132和在桥接管芯104的底侧的铜焊盘128都可在桥接管芯层110的底侧被暴露。像管芯层106一样，桥接管芯层110可具有适于如上所述包封桥接管芯104的厚度。
29.重分布层111可被布置在桥接管芯层下方，并且可适于例如使电路路径重分布。也就是，由于电路的同平面（in-plane）性质，一个或多个重分布层可被用于允许彼此交叉而不产生短路的电路路径。在一个或多个实施例中，重分布层可各自包括介电层112和导体层114。
30.介电层112可被直接布置在桥接管芯层110下方。介电层可被配置为提供导体层之间的分隔。也就是，例如，尽管已示出单个介电层112和单个导体层114，但可提供这些层中的每种层的多个层以允许导电通路的分布。在一个或多个实施例中，介电层112可包括具有低热膨胀系数和介电正切（df）与介电常数（dk）的低比率的材料。介电层可基本上连续跨越桥接管芯层110或其它导体层114的底侧（即，在提供多个介电层和导体层的情况下）。然而，可在桥接管芯的一个或多个焊盘128并且在桥接管芯层110的柱132位置提供通过介电层112的互连或通孔134。在提供多个介电层112和导体层114的情况下，通孔可被设置为提供重分布，并且可不与延伸到桥接管芯层之外的导体对准。在任何情况下，在通孔134的位置，对于介电层112的整个厚度，介电层112的相应部分可被省略。在一个或多个实施例中，介电层中的通孔134的直径可等于或小于从相邻层延伸的对应焊盘、柱或通孔的直径。另外，在一个或多个实施例中，介电层112中的通孔134可以是圆锥形状的。此外，在介电层的桥接管芯侧的通孔134的直径或交叉尺寸136可小于更远离桥接管芯层的通孔134的直径或交叉尺寸138。换一种说法，通孔134可包括从远离桥接层110的第一尺寸138到靠近桥接层110的第二较小尺寸136的锥形。这个锥形可以是从层的特定侧（例如，具有较宽尺寸的一侧）起作用的蚀刻或激光钻孔工艺的结果。介电层112中的通孔可填充有导体或金属（诸如例如，钛铜），从而允许在与桥接管芯焊盘128、管芯凸块120或其它重分布的导体位置对准的选择的位置的通过介电层112的电通信。
31.导体层114可被布置在介电层112下方，并且被布置为与介电层112相邻，和/或布置在凸块层116和桥接管芯层110之间。导体层114可被配置为提供到适合选择的供电板或其它板的接触点的电路布线。导体层114可基本上连续跨越介电层112的底侧。然而，可提供通过导体层114的电路重分布部件和互连或通孔140。在一个或多个实施例中，重分布电路迹线142可存在于导体层114和相邻的介电层112中以便允许重分布电路迹线142与介电层112的通孔134对接（interface）。重分布电路迹线142可具有比如图所示的导体层114的总体厚度小的厚度。也就是，重分布电路迹线142可具有导体层114的厚度的大约一半的厚度。互连或通孔140可从重分布电路迹线142向下延伸从重分布电路迹线142到导体层114的底侧的剩余距离。在重分布电路迹线142和通孔140的位置，对于导体层114的厚度的一部分，导体层114的相应部分可被省略。另外，在一个或多个实施例中，导体层114中的所有或一部分通孔134可以是圆锥形状的。也就是，在重分布电路迹线142的底侧的通孔140的直径或交叉尺寸144可小于更远离介电层112的通孔140的直径或交叉尺寸146。换一种说法，通孔140
可包括从远离桥接层110和/或介电层112的第一尺寸146到更靠近桥接层110和/或介电层112的第二较小尺寸144的锥形。导体层114中的重分布电路迹线142和通孔140可包括导体或金属，诸如例如钛铜，从而允许在与介电层112中的通孔134对准并且因此与桥接管芯焊盘128、管芯凸块120或其它重分布的导体对准的选择的位置的到导体层114中的电通信。
32.如上所述，多管芯封装还可包括电源凸块层116。这层可适于允许多管芯封装电耦合到例如供电板或其它衬底50。凸块层116可包括凸块板148，凸块板148被布置在互连或通孔140上并且向下延伸到导体层114之外。凸块板148可包括铜镍锡合金，或者可提供另一合适的凸块材料。供电板凸块层116可允许使用热压接合而将多管芯封装100固定到供电板或其它衬底50，或者可使用另一接合工艺。
33.现在转向图3a和3b，可提供制造方法300。特别地，方法可包括管芯优先方法，其中管芯封装按照倒置方向被构建以便可以说从上到下构建管芯封装。管芯封装的构造的这种特定方案可导致以上论述的结构特征或几何特征中的一个或多个结构特征或几何特征。例如，可由这种工艺带来管芯和重分布层之间的无焊接电路径和/或互连或通孔的倒锥形性质。可在方法的描述期间参考示出制造工艺的各种阶段的图4-14。此外，并且考虑到制造工艺的倒置性质，术语（比如，“顶部”、“底部”、“在
……
下方”、“在
……
上方”等）可具有与关于图1和2使用的那些术语的含义相反的含义，并且替代地，可反映图4-14中示出的方向。
34.如图3a和3b中所示，方法可包括接收、获得和/或制备玻璃载体58（302）。玻璃载体58可被用作用于同时构造多管芯封装和/或若干多管芯封装的制造衬底和/或模板。玻璃载体58可具有相对接近硅并且范围为从大约2到大约6ppm/
°
c或从大约3到大约5ppm/
°
c的热膨胀系数（cte），或者可提供大约4ppm/
°
c的cte。在一个或多个实施例中，玻璃载体可包括二氧化硅玻璃。
35.如图4中所示，在一个或多个实施例中，玻璃载体58可包括临时释放粘合剂60，或者方法可包括将临时释放粘合剂60施加于玻璃载体58（304）。临时释放粘合剂60可适于将两个或更多个管芯102固定在选择的相对位置，并且在模制工艺期间使管芯102保持在合适的位置。临时释放粘合剂60可相对较薄并且均匀。例如，粘合剂可具有范围为从大约10
µ
m到大约20
µ
m的厚度。在一个或多个实施例中，粘合剂60可以是例如紫外（uv）释放。尽管已描述临时释放粘合剂60，但可提供在模制期间将管芯102固定到载体58的另外的或备选的方案。例如，二氧化硅接合或抽真空方法可被用于将管芯102的位置固定到玻璃载体58。
36.方法还可包括通过将管芯102放置在玻璃载体58上来创建管芯层106（306）。如图5中所示，管芯102可被放置，凸块120朝上和/或朝着离开玻璃载体58的方向。在一个或多个实施例中，用于按照直立方式附着管芯102的方案可被用于辅助玻璃载体58上的管芯102的适当放置。例如，在一个或多个实施例中，可在玻璃载体58的表面上提供基准标记物（fiducial）或其它相对位置标记元件。可依赖这些基准标记物来建立例如用于放置管芯102和/或用于材料的沉积和/或去除的标记、边界或其它路标。在一个或多个实施例中，这些基准标记物可在本方法的执行之前存在于玻璃载体58上，或者作为方法的一部分，基准标记物可被印刷或者以其它方式放置在玻璃载体上。
37.方法还可包括通过将包封材料118放置在玻璃载体58上并且放置在管芯102周围以包封玻璃载体58上的管芯102来进一步创建管芯层（308）。如图6中所示，包封材料118可流到管芯102的表面上并且在管芯102之间流动，并且可流入管芯102上的凸块120之间并且
将管芯102上的凸块120包围到可能比凸块120深的深度或接近凸块120的顶表面或与凸块120的顶表面齐平。模制工艺还可包括对模制材料118的表面进行研磨以暴露管芯102的凸块120，并且还可包括化学机械平面化或抛光以暴露和/或显露模制材料118上方的、管芯102上的凸块120的顶部（310）。在一个或多个实施例中，模制材料118可被浇注到玻璃载体58的表面上、注入或者以其它方式放置以包围玻璃载体58上的管芯102。
38.方法还可包括通过将钝化材料施加于管芯层106来创建钝化层108（312）。钝化层108可被浇注、注入或者以其它方式沉积在管芯层106上以基本上覆盖管芯层106，如图7中所示。为了向管芯层106中的管芯102上的凸块120提供电接入的目的，钝化层108的特定部分可由蚀刻或其它工艺来去除（314）。例如，并且如图8中所示，抗蚀剂工艺可被用于在管芯凸块位置在钝化层中创建图案并且干法蚀刻通孔或互连122以允许电源和输入/输出连接。在这种特定情况下，在钝化层108中创建的通孔122的直径或交叉尺寸可小于或等于管芯凸块120的直径或交叉尺寸。在一个或多个实施例中，可由例如曝光工具照相机依赖玻璃表面上的基准标记物来使钝化层108中的通孔122与管芯凸块120对准。除了与管芯凸块120对准的通孔122之外，作为蚀刻工艺的一部分，还可创建用于桥接管芯104的间隙区域124。
39.方法还可包括制备用于延伸通过桥接管芯层的通孔（316）。也就是，如图9中所示，方法可包括在钝化层108和延伸通过钝化层108的通孔122上溅射沉积钛铜晶种（titanium copper seed）。光致抗蚀剂可被用于形成柱132，柱132可从钝化层108中的通孔122延伸通过桥接管芯层110。柱132的高度例如可被选择以适应桥接管芯104的厚度。一旦柱132被形成，光致抗蚀剂可被剥离，并且钛铜晶种可被蚀刻，从而留下从钝化层108的通孔122延伸的柱132。
40.方法还可包括形成桥接管芯层110。例如，如图10中所示，可使用热压接合在间隙区域124中将桥接管芯104固定到管芯层106中的管芯102中的两个或更多个管芯102（318）。如图11中所示，桥接管芯层110可随后被模制以包封桥接管芯104，包括在桥接管芯104下面并且在桥接管芯104周围并且在桥接管芯104上面流动（320）。桥接管芯层106可随后被向下研磨并且按照化学机械方式抛光以暴露铜柱132和桥接管芯104上的焊盘128（322）。
41.方法还可包括通过形成一个或多个介电层和导体层112/114来形成重分布层111。也就是，如图12中所示，介电层112可被沉积在桥接管芯层110上（324），并且可使用衬底激光钻孔在介电层112中创建通孔134（326）。去钻污工艺可被用于从钻孔去除碎屑。如图所示并且作为激光钻孔工艺的结果，介电层112中的通孔134可以是圆锥形状的，顶部具有比底部直径或交叉尺寸136大的直径或交叉尺寸138。
42.方法还可包括创建导体层114。也就是，如图13中所示，可使用半添加镀覆工艺来创建导体层114的重分布电路迹线142（328）。例如，晶种可被溅射，后面跟随有图案化和电解镀覆以填充通孔并且也镀覆通孔焊盘，从而创建重分布层迹线。通过在重分布电路迹线142上沉积光敏钝化层，可完成导体层114（330）。如图14中所示，光敏钝化层可覆盖重分布电路迹线142，并且可具有重分布电路迹线142的厚度的大约两倍的厚度。衬底激光钻孔和去钻污工艺可再一次被用于从导体层114的顶部向下到重分布电路迹线142创建通孔140（332）。备选地，可使用具有平版印刷定义的通孔的pid工艺，或者也可使用平版印刷通孔、板（plate）以及随后的利用电介质的柔化（emasculation）和平面化。如图所示，从导体层114的顶部向下到重分布电路迹线142的通孔140可具有比在底部的直径或交叉尺寸144大
的在顶部的直径或交叉尺寸146，并且通孔140可逐渐变细并且可以是圆锥形状的。可通过引晶（seed）以填充通孔140来完成导体层114（334），并且铜镍锡合金可被用于镀覆凸块（336）。
43.方法还可包括释放玻璃载体（338）。也就是，如图2中所示，并且根据使用的粘合剂60的性质，玻璃载体58可脱粘。在例如使用uv粘合剂的情况下，玻璃载体58可暴露于uv光以从多管芯封装100去除玻璃载体58。
44.方法还可包括分离。也就是，尽管本技术描绘具有三个管芯102和一个桥接管芯104的单个多管芯封装100，但可同时在玻璃载体58上创建许多封装，并且可通过将若干管芯封装切割成个体封装来分离封装（340）。
45.方法还可包括使用热压接合来将分离的多管芯封装附着到衬底50（342）。如图1中所示，多管芯封装100可底部填充有环氧树脂54。可提供聚合物热界面材料，可提供集成散热器（ihs）盖52，并且可在衬底上提供球栅阵列56。
46.图15示出系统级图，描绘可包括多管芯封装（诸如，上述封装和/或使用上述方法中的一种或多种方法制造的多管芯封装）的电子装置（例如，系统）的示例。在一个实施例中，系统1500包括但不限于台式计算机、膝上型计算机、上网本、平板计算机、笔记本计算机、个人数字助理（pda）、服务器、工作站、蜂窝电话、移动计算装置、智能电话、互联网设备或任何其它类型的计算装置。在一些实施例中，系统1500包括片上系统（soc）系统。
47.在一个实施例中，处理器1510具有一个或多个处理器核1512和1512n，其中1512n代表处理器1510内部的第n处理器核，其中n是正整数。在一个实施例中，系统1500包括多个处理器，多个处理器包括1510和1505，其中处理器1505具有与处理器1510的逻辑类似或相同的逻辑。在一些实施例中，处理核1512包括但不限于用于取出指令的预取逻辑、用于对指令进行解码的解码逻辑、用于执行指令的执行逻辑以及诸如此类。在一些实施例中，处理器1510具有用于为系统1500高速缓存指令和/或数据的高速缓存存储器1516。高速缓存存储器1516可被组织成包括一级或多级高速缓存存储器的分级结构。
48.在一些实施例中，处理器1510包括存储器控制器1514，存储器控制器1514可操作以执行使处理器1510能够访问存储器1530并且与存储器1530通信的功能，存储器1530包括易失性存储器1532和/或非易失性存储器1534。在一些实施例中，处理器1510与存储器1530和芯片集1520耦合。处理器1510还可耦合到无线天线1578以与被配置为传送和/或接收无线信号的任何装置通信。在一个实施例中，用于无线天线1578的接口根据但不限于ieee 802.11标准及其相关系列（family）、家庭插头av（hpav）、超宽带（uwb）、蓝牙（bluetooth）、wimax或任何形式的无线通信协议而操作。
49.在一些实施例中，易失性存储器1532包括但不限于同步动态随机存取存储器（sdram）、动态随机存取存储器（dram）、rambus动态随机存取存储器（rdram）和/或任何其它类型的随机接入存储器装置。非易失性存储器1534包括但不限于闪存、相变存储器（pcm）、只读存储器（rom）、电可擦除可编程只读存储器（eeprom）或任何其它类型的非易失性存储器装置。
50.存储器1530存储将要由处理器1510执行的指令和信息。在一个实施例中，在处理器1510正在执行指令时，存储器1530还可存储临时变量或其它中间信息。在示出的实施例中，芯片集1520经由点对点（ptp或p-p）接口1517和1522与处理器1510连接。芯片集1520使
处理器1510能够连接到系统1500中的其它元件。在示例性系统的一些实施例中，接口1517和1522根据ptp通信协议（诸如，intel
®
快速通路互连（quickpath interconnect，qpi）或诸如此类）而操作。在其它实施例中，可使用不同的互连。
51.在一些实施例中，芯片集1520可操作以与处理器1510、1505n、显示器装置1540和其它装置通信，其它装置包括总线桥1572、智能tv 1576、i/o装置1574、非易失性存储器1560、存储介质（诸如，一个或多个大容量存储装置）1562、键盘/鼠标1564、网络接口1566和各种形式的消费电子装置1577（诸如，pda、智能电话、平板计算机等）等。在一个实施例中，芯片集1520通过接口1524与这些装置耦合。芯片集1520还可耦合到无线天线1578以与被配置为传送和/或接收无线信号的任何装置通信。在一个示例中，芯片集中的部件的任何组合可由如本公开中所述的连续的柔性罩分隔。
52.芯片集1520经由接口1526连接到显示器装置1540。显示器1540可以是例如液晶显示器（lcd）、发光二极管（led）阵列、有机发光二极管（oled）阵列或任何其它形式的视觉显示器装置。在示例性系统的一些实施例中，处理器1510和芯片集1520被合并到单个soc中。另外，芯片集1520连接到一个或多个总线1550和1555，一个或多个总线1550和1555将各种系统元件（诸如，i/o装置1574、非易失性存储器1560、存储介质1562、键盘/鼠标1564和网络接口1566）互连。总线1550和1555可经由总线桥1572而互连在一起。
53.在一个实施例中，大容量存储装置1562包括但不限于固态驱动器、硬盘驱动器、通用串行总线闪存驱动器或任何其它形式的计算机数据存储介质。在一个实施例中，网络接口1566由任何类型的公知网络接口标准实现，公知网络接口标准包括但不限于以太网接口、通用串行总线（usb）接口、外围部件互连（pci）快速（express）接口、无线接口和/或任何其它合适的类型的接口。在一个实施例中，无线接口根据但不限于ieee 802.11标准及其相关系列、家庭插头av（hpav）、超宽带（uwb）、蓝牙（bluetooth）、wimax或任何形式的无线通信协议而操作。
54.尽管图15中示出的模块被描绘为系统1500内的单独的块，但由这些块中的一些块执行的功能可被集成在单个半导体电路内，或者可使用两个或更多个单独的集成电路来实现。例如，虽然高速缓存存储器1516被描绘为处理器1510内的单独的块，但高速缓存存储器1516（或1516的选择的方面）能够被包含到处理器核1512中。
55.为了更好地示出本文中公开的方法和设备，这里提供实施例的非限制性列表：示例1包括一种半导体装置，包括：两个半导体管芯；重分布层；互连桥，耦合在所述两个半导体管芯之间，并且竖直地位于所述两个半导体管芯和所述重分布层之间；和金属连接，穿过所述重分布层，并且按照无焊接连接耦合到所述两个半导体管芯中的一个或多个半导体管芯。
56.示例2包括如示例1所述的半导体装置，其中，所述金属连接从远离所述两个半导体管芯的第一尺寸到在更靠近所述两个半导体管芯的位置的第二较小尺寸逐渐变细。
57.示例3包括如示例1和2中任一项所述的半导体装置，并且还包括：竖直互连，通过所述重分布层耦合到所述互连桥，其中所述竖直互连从远离所述桥的第一尺寸到更靠近所述桥的第二较小尺寸逐渐变细。
58.示例4包括如示例1-3中任一项所述的半导体装置，其中，所述重分布层包括：导体层和与所述互连桥相邻的介电层。
59.示例5包括如示例4所述的半导体装置，其中，当所述竖直互连穿过所述导体层时，所述竖直互连从所述第一尺寸到所述第二较小尺寸逐渐变细，并且当所述竖直互连穿过所述介电层时，所述竖直互连从所述第一尺寸到所述第二较小尺寸逐渐变细。
60.示例6包括如示例1-5中任一项所述的半导体装置，并且还包括：所述两个半导体管芯和所述互连桥之间的钝化层。
61.示例7包括如示例1-6中任一项所述的半导体装置，其中，所述互连桥和所述两个半导体管芯之间的连接是焊接连接。
62.示例8包括如示例4-5中任一项所述的半导体装置，其中，所述导体层包括：重分布电路迹线。
63.示例9包括如示例1-8中任一项所述的半导体装置，并且还包括：第三半导体管芯。
64.示例10包括如示例1-9中任一项所述的半导体装置，其中，所述互连桥被布置在桥接管芯层中，并且所述金属连接利用铜柱穿过所述桥接管芯层。
65.示例11包括一种系统，包括：两个半导体管芯，包括处理器；重分布层；互连桥，耦合在所述两个半导体管芯之间，并且竖直地位于所述两个半导体管芯和所述重分布层之间；和金属连接，穿过所述重分布层，并且按照无焊接连接耦合到所述两个半导体管芯中的一个或多个半导体管芯。所述系统还包括：存储介质；和总线，耦合在所述处理器和所述存储介质之间。
66.示例12包括如示例11所述的系统，其中，所述金属连接从远离所述两个半导体管芯的第一尺寸到在更靠近所述两个半导体管芯的位置的第二较小尺寸逐渐变细。
67.示例13包括如示例11-12中任一项所述的系统，并且还包括：竖直互连，通过所述重分布层耦合到所述互连桥，其中所述竖直互连从远离所述桥的第一尺寸到更靠近所述桥的第二较小尺寸逐渐变细。
68.示例14包括如示例11-13中任一项所述的系统，其中，所述重分布层包括：导体层和与所述互连桥相邻的介电层。
69.示例15包括如示例14所述的系统，其中，当所述竖直互连穿过所述导体层时，所述竖直互连从所述第一尺寸到所述第二较小尺寸逐渐变细，并且当所述竖直互连穿过所述介电层时，所述竖直互连从所述第一尺寸到所述第二较小尺寸逐渐变细。
70.示例16包括一种制造多管芯半导体封装的方法，包括：将两个半导体管芯放置在载体上，凸块朝上；使用所述凸块的第一子集来将桥接管芯耦合在所述两个半导体管芯之间；利用柱使所述凸块的第二子集向上延伸以与所述桥接管芯的高度匹配；沉积一个或多个导体层，重分布电路迹线跨越所述柱和所述桥接管芯；将凸块放置在所述重分布层上。
71.示例17包括如示例16所述的方法，其中，所述导体层比所述重分布电路迹线厚，并且所述方法还包括：创建从所述重分布电路迹线到所述导体层的表面的通孔。
72.示例18包括如示例17所述的方法，其中，创建所述导体层中的通孔包括：激光钻孔以形成圆锥形通孔，所述圆锥形通孔具有在所述表面的第一尺寸和在所述重分布电路迹线的第二较小尺寸。
73.示例19包括如示例16-18中任一项所述的方法，并且还包括：释放所述载体。
74.示例20包括如示例16-19中任一项所述的方法，并且还包括：将所述多管芯半导体封装附着到衬底。
75.在整个本说明书中，多个实例可实现被描述为单个实例的部件、操作或结构。虽然一个或多个方法的个体操作被示出并且被描述为单独的操作，但个体操作中的一个或多个个体操作可被同时执行，并且不要求按照示出的次序执行操作。在示例性配置中被呈现为单独部件的结构和功能性可被实现为组合结构或部件。类似地，被呈现为单个部件的结构和功能性可被实现为单独部件。这些和其它变化、修改、添加和改进落在本文中的主题的范围内。
76.虽然已参考特定示例性实施例描述发明主题的概述，但在不脱离本公开的实施例的更宽的范围的情况下可对这些实施例做出各种修改和改变。发明主题的这种实施例可由术语“发明”在本文中个体地或统一地提及，这仅是为了方便而非旨在主动将本技术的范围局限于任何单个公开或发明构思（如果事实上公开了超过一个公开或发明构思的话）。
77.充分详细地描述本文中示出的实施例以使本领域技术人员能够实施公开的教导。可使用并且从其得到其它实施例，以使得可在不脱离本公开的范围的情况下做出结构的和逻辑的替换和改变。因此，不应该在限制性意义上理解详细描述，并且各种实施例的范围仅由所附权利要求书以及这种权利要求书享有的等同物的全部范围定义。
78.如本文中所使用的，可在包括性或排他性意义上解释术语“或者”。此外，可为本文中被描述为单个实例的资源、操作或结构提供多个实例。另外，各种资源、操作、模块、引擎和数据仓库之间的边界是有些任意的，并且在特定说明性配置的上下文中示出特定操作。设想功能性的其它分配，并且功能性的其它分配可落在本公开的各种实施例的范围内。通常，在示例性配置中被呈现为单独资源的结构和功能性可被实现为组合结构或资源。类似地，被呈现为单个资源的结构和功能性可被实现为单独资源。这些和其它变化、修改、添加和改进落在如所附权利要求书所代表的本公开的实施例的范围内。因此，应在说明性而非限制性意义上看待说明书和附图。
79.为了解释的目的，已参考特定示例性实施例描述前面的描述。然而，以上说明性论述并不旨在是穷尽的或者将可能的示例性实施例局限于公开的精确形式。考虑到以上教导，许多修改和变化是可能的。选择并且描述示例性实施例以便最好地解释涉及的原理及其实际应用，以由此使本领域其他技术人员能够最好地利用具有适合预期的特定用途的各种修改的各种示例性实施例。
80.还将会理解，虽然术语“第一”、“第二”以及诸如此类可在本文中被用于描述各种元件，但这些元件不应该受到这些术语的限制。这些术语仅用于区分一个元件与另一元件。例如，在不脱离本发明示例性实施例的范围的情况下，第一接触能够被称为第二接触，并且类似地，第二接触能够被称为第一接触。第一接触和第二接触都是接触，但它们不是同一接触。
81.在本文中的示例性实施例的描述中使用的术语仅用于描述特定示例性实施例的目的，并且不旨在是限制性的。如所附示例和示例性实施例的描述中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外明确指示。还将会理解，如本文中所使用的术语“和/或”指代并且涵盖关联的列出的项中的一个或多个关联的列出的项的任何和所有可能的组合。还将会理解，当在本说明书中使用时，术语“包括”和/或“包含”指定陈述的特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的组的存在或添加。
82.如本文中所使用的，根据上下文，术语“如果”可被解释为意指“当
……
时”或“在
……
时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定”或“如果检测到[陈述的条件或事件]”可被解释为意指“在确定时”或“响应于确定”或“在检测到[陈述的条件或事件]时”或“响应于检测到[陈述的条件或事件]”。
[0083]
本文中还公开以下技术方案。
[0084]
技术方案1. 一种半导体装置，包括：两个半导体管芯；重分布层；互连桥，耦合在所述两个半导体管芯之间，并且竖直地位于所述两个半导体管芯和所述重分布层之间；和金属连接，穿过所述重分布层，并且按照无焊接连接耦合到所述两个半导体管芯中的一个或多个半导体管芯。
[0085]
技术方案2. 如技术方案1所述的半导体装置，其中，所述金属连接从远离所述两个半导体管芯的第一尺寸到在更靠近所述两个半导体管芯的位置的第二较小尺寸逐渐变细。
[0086]
技术方案3. 如技术方案1所述的半导体装置，还包括：竖直互连，通过所述重分布层耦合到所述互连桥，其中所述竖直互连从远离所述桥的第一尺寸到更靠近所述桥的第二较小尺寸逐渐变细。
[0087]
技术方案4. 如技术方案3所述的半导体装置，其中，所述重分布层包括：导体层和与所述互连桥相邻的介电层。
[0088]
技术方案5. 如技术方案4所述的半导体装置，其中，当所述竖直互连穿过所述导体层时，所述竖直互连从所述第一尺寸到所述第二较小尺寸逐渐变细，并且当所述竖直互连穿过所述介电层时，所述竖直互连从所述第一尺寸到所述第二较小尺寸逐渐变细。
[0089]
技术方案6. 如技术方案1所述的半导体装置，还包括：所述两个半导体管芯和所述互连桥之间的钝化层。
[0090]
技术方案7. 如技术方案1所述的半导体装置，其中，所述互连桥和所述两个半导体管芯之间的连接是焊接连接。
[0091]
技术方案8. 如技术方案1所述的半导体装置，其中，所述导体层包括：重分布电路迹线。
[0092]
技术方案9. 如技术方案1所述的半导体装置，还包括：第三半导体管芯。
[0093]
技术方案10. 如技术方案1所述的半导体装置，其中，所述互连桥被布置在桥接管芯层中，并且所述金属连接利用铜柱穿过所述桥接管芯层。
[0094]
技术方案11. 一种系统，包括：两个半导体管芯，包括处理器；重分布层；互连桥，耦合在所述两个半导体管芯之间，并且竖直地位于所述两个半导体管芯和所述重分布层之间；金属连接，穿过所述重分布层，并且按照无焊接连接耦合到所述两个半导体管芯中的一个或多个半导体管芯；存储介质；和总线，耦合在所述处理器和所述存储介质之间。
[0095]
技术方案12. 如技术方案11所述的系统，其中，所述金属连接从远离所述两个半导体管芯的第一尺寸到在更靠近所述两个半导体管芯的位置的第二较小尺寸逐渐变细。
[0096]
技术方案13. 如技术方案11所述的系统，还包括：竖直互连，通过所述重分布层耦合到所述互连桥，其中所述竖直互连从远离所述桥的第一尺寸到更靠近所述桥的第二较小尺寸逐渐变细。
[0097]
技术方案14. 如技术方案13所述的系统，其中，所述重分布层包括：导体层和与所述互连桥相邻的介电层。
[0098]
技术方案15. 如技术方案14所述的系统，其中，当所述竖直互连穿过所述导体层时，所述竖直互连从所述第一尺寸到所述第二较小尺寸逐渐变细，并且当所述竖直互连穿过所述介电层时，所述竖直互连从所述第一尺寸到所述第二较小尺寸逐渐变细。
[0099]
技术方案16. 一种制造多管芯半导体封装的方法，包括：将两个半导体管芯放置在载体上，凸块朝上；使用所述凸块的第一子集来将桥接管芯耦合在所述两个半导体管芯之间；利用柱使所述凸块的第二子集向上延伸以与所述桥接管芯的高度匹配；沉积一个或多个导体层，重分布电路迹线跨越所述柱和所述桥接管芯；并且将供电凸块放置在所述重分布层上。
[0100]
技术方案17. 如技术方案16所述的方法，其中，所述导体层比所述重分布电路迹线厚，并且所述方法还包括：创建从所述重分布电路迹线到所述导体层的表面的通孔。
[0101]
技术方案18. 如技术方案17所述的方法，其中，创建所述导体层中的通孔包括：激光钻孔以形成圆锥形通孔，所述圆锥形通孔具有在所述表面的第一尺寸和在所述重分布电路迹线的第二较小尺寸。
[0102]
技术方案19. 如技术方案16所述的方法，还包括：释放所述载体。
[0103]
技术方案20. 如技术方案19所述的方法，还包括：将所述多管芯半导体封装附着到衬底。