具有石墨烯接触的集成电路结构的制作方法

1.本公开的实施例属于先进集成电路（ic）结构制造以及特别是具有石墨烯接触的ic结构的领域。


背景技术：

2.对于过去的几十年，集成电路中的特征的缩放已是不断增长的半导体工业背后的驱动力。缩放到越来越小的特征使得能够在半导体芯片的有限占用面积上增加功能单元的密度。例如，缩小晶体管尺寸允许在芯片上并入增加数量的存储器或逻辑器件，从而适合于制造具有增加容量的产品。然而，对越来越大容量的驱动并不是没有问题。优化每个器件的性能的必要性变得日益重要。本公开的实施例应对这些和其它问题。
附图说明
3.图1a和1b示出根据本公开的各种实施例的ic结构的示例的剖面图。
4.图1c示出根据本公开的各种实施例的石墨烯接触的示例。
5.图1d和1e示出根据本公开的各种实施例的ic结构的示例的附加剖面图。
6.图2示出根据本公开的各种实施例的计算设备的示例。
7.图3示出包括本公开的一个或多个实施例的中介层的示例。
具体实施例
8.在以下公开中，描述了具有石墨烯接触的ic结构。在以下描述中，阐述许多具体细节，诸如具体集成和材料体系，以便提供对本公开的实施例的透彻理解。对于本领域技术人员来说将显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其它情况下，没有详细描述诸如集成电路设计布局的公知特征，以免不必要地使本公开的实施例难以理解。此外，要理解，图中所示的各种实施例是说明性表示，并且不一定按比例绘制。
9.以下详细描述本质上仅是说明性的，并且不旨在限制本主题的实施例或这些实施例的应用和使用。如在本文中所使用的，词语“示例性”意味着用作“示例、实例或说明”。在本文中被描述为示例性的任何实施方式不一定解释为比其它实施方式优选或有利。此外，没有意图受在前述的技术领域、背景技术、

技术实现要素：
或以下详细描述中所呈现的任何明示或暗示理论约束。
10.本说明书包括对“一个实施例”或“实施例”的参考。短语“在一个实施例中”或“在实施例中”的出现不一定指代相同的实施例。特定的特征、结构或特性可以以符合本公开的任何合适的方式来组合。
11.术语。以下段落提供在本公开（包括所附权利要求）中发现的术语的定义或上下文：“包括”。该术语是开放式的。如所附权利要求中所使用的，该术语不排除附加结构或操作。
[0012]“被配置成”。各种单元或组件可以被描述或要求保护为“被配置成”执行一个或多个任务。在这样的上下文中，“被配置成”用于通过指示单元或组件包括在操作期间执行那些一个或多个任务的结构来暗示结构。照此，即使当指定的单元或组件当前不操作（例如，不是开启的或活动的）时，也可以说该单元或组件被配置成执行任务。单元或电路或组件“被配置成”执行一个或多个任务的引述明确地旨在针对该单元或组件不援引35 u.s.c.
ꢀ§
112第六段。
[0013]“第一”、“第二”等。如在本文中所使用的，这些术语用作它们之前的名词的标签，并且不暗示任何类型的排序（例如，空间、时间、逻辑等）。
[0014]“耦合”——以下描述指代元件或节点或特征“耦合”在一起。如在本文中所使用的，除非另外明确地阐述，“耦合”意味着一个元件或节点或特征直接地或间接地接合到（或直接地或间接地连通）另一元件或节点或特征，并且不一定机械地。
[0015]
另外，某些术语也可以仅出于参考的目的而用于以下描述中，并且因此不旨在进行限制。例如，诸如“上”、“下”、“上方”和“下方”的术语指代所参考的附图中的方向。诸如“前”、“后”、“后部”、“侧”、“外侧”和“内侧”的术语描述在一致但任意的参考系内的组件的部分的定向或位置或两者，这通过参考描述所讨论的组件的文本和相关联的附图而变得清楚。这样的术语可以包括上面具体提到的词语、其派生词和类似含义的词语。
[0016]“抑制”——如在本文中所使用的，抑制用于描述减小或最小化的效果。当组件或特征被描述为抑制动作、运动或条件时，它可以完全防止结果或结局或未来状态。另外，“抑制”也可以指代减小或减轻可能以其它方式发生的结局、性能或效果。因此，当组件、元件或特征被称为抑制结果或状态时，它不需要完全防止或消除该结果或状态。
[0017]
在本文中描述的实施例可以涉及前段制程（feol）半导体处理和结构。feol是集成电路（ic）制造的第一部分，其中，在半导体衬底或层中图案化个别器件（例如，晶体管、电容器、电阻器等）。feol通常覆盖直到（但不包括）金属互连层的沉积的所有事物。在最后的feol操作之后，结果通常是具有隔离晶体管（例如，没有任何导线）的晶片。
[0018]
在本文中描述的实施例可以涉及后段制程（beol）半导体处理和结构。beol是ic制造的第二部分，其中，个别器件（例如晶体管、电容器、电阻器等）变成与晶片上的布线（例如一个或多个金属化层）互连。beol包括接触、绝缘层（电介质）、金属级和用于芯片到封装连接的键合点位。在制造阶段的beol部分中，形成接触（焊盘）、互连导线、通孔和介电结构。对于现代ic工艺来说，可以在beol中添加多于10个金属层。
[0019]
以下描述的实施例可以可应用于feol处理和结构、beol处理和结构、或feol和beol处理和结构两者。特别地，尽管可以使用feol处理情况来示出示例性处理方案，但是这样的方法也可以可应用于beol处理。同样，尽管可以使用beol处理情况来示出示例性处理方案，但是这样的方法也可以可应用于feol处理。
[0020]
一个或多个实施例可以被实施以实现3d铁电ram（fram、feram或f-ram），以潜在地增加在未来技术节点的soc中的后端逻辑加存储器的单片集成。为了提供上下文，fram是在构造上类似于dram的随机存取存储器，但是使用铁电层而不是介电层来实现非易失性。传统上，fram和dram两者是一个晶体管（1t）/一个电容器（1c）单元阵列，其中，每个单元包括在前端中耦合到单个电容器的存取晶体管。电容器可以耦合到在半导体后端中的堆叠中较高的位线（cob）。
[0021]
如上所介绍的，在集成电路中缩放到较小特征面临许多挑战。在下代技术中，二维（2d）材料提供一种缩短lg的潜在解决方案，特别是随着硅在7nm以下的lg处开始失效，而诸如tmd的2d材料开始茁壮成长。然而，一个问题是当接触这些2d材料时的高接触电阻。
[0022]
如以下更详细地描述的，本公开的实施例通过利用石墨烯来提供与2d tmd的优良2d接触而应对这些和其它问题。
[0023]
图1a示出经过用于提供石墨烯接触的不同处理阶段的ic结构100的剖面的示例。在该示例中，ic结构包括包含sio2的基底102、以及延伸穿过基底102的至少一部分的包含cu的第一导体104和第二导体106。第一阻挡层108位于基底102和第一导体104之间，而第二阻挡层110位于第二导体106和基底102之间。
[0024]
在“石墨烯生长”工艺之后，ic结构另外包括第一石墨烯层112，其具有耦合到第一导体104的第一侧以及垂直于第一侧的第二侧（112的最左垂直边缘），如图所示。类似地，第二石墨烯层114具有耦合到第二导体106的第一侧和垂直于第一侧的第二侧（114的最左垂直边缘）。
[0025]
在一些实施例中，第一和第二石墨烯层112、114具有与石墨烯层的第一侧相对且平行的第三侧（图1a中112、114的最顶部水平侧）、以及在石墨烯层的第一侧和石墨烯层的第三侧之间的小于5nm的厚度。在一些实施例中，石墨烯层的厚度是在3a与1.4nm之间。
[0026]
在“2d生长”工艺之后，第一二维（2d）过渡金属二硫属化物（tmd）层116耦合到基底102和第一石墨烯层112的第二侧。类似地，第二2d tmd层118耦合到基底102和第一石墨烯层114的第二侧。图1a进一步示出第一和第二石墨烯层112、114之间的第二2d tmd层118，其中，第三2d tmd层120在第二2d tmd层118的相对侧上并且耦合到基底102。以这种方式，石墨烯层112、114接触通过基底102暴露的导体104、106的部分，而tmd层在未被石墨烯层112、114覆盖的区域中接触基底，但是2d tmd层不接触导体。在“s/d焊盘”工艺之后，将源极/漏极焊盘122、124添加到与石墨烯层112、114相对的接触104、106，使得导体104、106分别在石墨烯层112、114和焊盘122、124之间。在替选实施例中，焊盘可以被耦合到石墨烯层。焊盘可以包括任何合适的材料（一种或多种），诸如au。
[0027]
2d tmd层116、118、120可以包括任何合适的材料或材料的组合。例如，在一些实施例中，2d tmd层116、118、120可以包括：mos2、ws2、mose2、wse2、inse、mote2或wte2。阻挡层108、110同样可以包括任何合适的材料或材料的组合，诸如tan或tamno，其可以用于提供阻挡层以防止cu扩散。在一些实施例中，阻挡层108、110可以包括包含co的衬里。
[0028]
在一些实施例中，2d tmd层116、118、120可以每个具有耦合到基底102的第一侧、与相应2d tmd层的第一侧相对且平行的第二侧、以及在相应2d tmd层的第一侧与相应2d tmd层的第二侧之间的小于5nm的厚度。在一些实施例中，2d tmd层的厚度是在5a与1.4nm之间。
[0029]
图1b、1c、1d和1e中示出的组件可以具有与图1a中的对应组件相同或相似的特性、尺寸和组成。例如，图1c示出特写视图，其示出相对于阻挡层108和基底102的、与导体104耦合的石墨烯层112的示例。
[0030]
图1a、1b、1d和1e示出在一些实施例中使用2d材料的边缘来执行选择性生长的示例，在所述边缘处悬空键是可用的。在这种情况下，2d tmd材料的去除在2d tmd材料的边缘上产生悬空键以实现石墨烯离开边缘的优先生长。在一些实施例中，石墨烯可以在低于《
600c以及在一些实施例中优选地《400c的温度下生长，从而有助于允许石墨烯离开2d tmd材料生长而不损坏2d tmd材料。除了别的东西以外，这有助于实现低接触。
[0031]
图1b示出与图1a的实施例类似的替选实施例。在该示例中，导体134、136部分地延伸到基底102中，并且被阻挡层138、140围绕。“石墨烯生长”工艺在导体134、136的顶部上提供石墨烯层142、144，如上所述，并且“2d生长”工艺在石墨烯层142、144之间的基底102上提供2d tmd层146、148、150。在该示例中，“s/d焊盘”工艺提供分别耦合到石墨烯焊盘142和144的源极/漏极焊盘152和154。
[0032]
图1d示出在2d生长、图案化和蚀刻/去除工艺之后的在基底102上的2d tmd层162、164、166的示例。在“石墨烯生长”工艺之后，石墨烯层168和170在2d tmd层162、164、166之间耦合到基底102，如图所示。在“s/d焊盘”工艺之后，焊盘172和174分别耦合到石墨烯层168和170。
[0033]
图1e示出在石墨烯生长、图案化和蚀刻/去除工艺之后的耦合到基底102的石墨烯层182、184、186的示例。在“2d生长”工艺之后，2d tmd层188和190在石墨烯层182、184和186之间耦合到基底102，如图所示。在“s/d焊盘”工艺之后，焊盘192、194和196分别耦合到石墨烯层182、184和186。
[0034]
本发明的实施例的实施方式可以在诸如半导体衬底的衬底上形成或执行。在一个实施方式中，半导体衬底可以是使用体硅或绝缘体上硅子结构而形成的晶体衬底。在其它实施方式中，可以使用替选材料来形成半导体衬底，该替选材料可以与硅组合或可以不与硅组合，该替选材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓或者iii-v族或iv族材料的其它组合。尽管这里描述了可以形成衬底所用的材料的几个示例，但是可以用作可以在其上构建半导体器件的基础的任何材料都落入本发明的精神和范围内。
[0035]
可以在衬底上制造多个晶体管，诸如金属氧化物半导体场效应晶体管（mosfet或简单的mos晶体管）。在本发明的各种实施方式中，mos晶体管可以是平面晶体管、非平面晶体管或两者的组合。非平面晶体管包括诸如双栅晶体管和三栅晶体管的finfet晶体管、以及诸如纳米带和纳米线晶体管的环绕栅或环栅晶体管。尽管在本文中描述的实施方式可以仅示出平面晶体管，但是应当注意，本发明也可以使用非平面晶体管来执行。
[0036]
每个mos晶体管包括由至少两层即栅极介电层和栅电极层形成的栅极堆叠。栅极介电层可以包括一层或层的堆叠。一个或多个层可以包括氧化硅、二氧化硅（sio2）和/或高k介电材料。高k介电材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用于栅极介电层的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌。在一些实施例中，当使用高k材料时，可以对栅极介电层执行退火工艺以提高其质量。
[0037]
栅电极层形成在栅极介电层上并且可以由至少一种p型功函数金属或n型功函数金属构成，这取决于晶体管是要成为pmos晶体管还是nmos晶体管。在一些实施方式中，栅电极层可以由两个或更多个金属层的堆叠构成，其中，一个或多个金属层是功函数金属层并且至少一个金属层是填充金属层。
[0038]
对于pmos晶体管来说，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍和导
电金属氧化物，例如氧化钌。p型金属层将实现具有在约4.9ev和约5.2ev之间的功函数的pmos栅电极的形成。对于nmos晶体管来说，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、以及这些金属的碳化物，诸如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝。n型金属层将实现具有在约3.9ev和约4.2ev之间的功函数的nmos栅电极的形成。
[0039]
在一些实施方式中，栅电极可以由“u”形结构构成，所述“u”形结构包括基本上平行于衬底的表面的底部部分和基本上垂直于衬底的顶部表面的两个侧壁部分。在另一实施方式中，形成栅电极的金属层中的至少一个可以简单地是平面层，该平面层基本上平行于衬底的顶表面并且不包括基本上垂直于衬底的顶表面的侧壁部分。在本发明的其它实施方式中，栅电极可以由u形结构和平面非u形结构的组合构成。例如，栅电极可以由形成在一个或多个平面非u形层顶上的一个或多个u形金属层构成。
[0040]
在本发明的一些实施方式中，可以在栅极堆叠的相对侧上形成一对侧壁间隔物，所述间隔物围住（bracket）栅极堆叠。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔物的工艺在本领域中是公知的，并且通常包括沉积和蚀刻工艺步骤。在替选实施方式中，可以使用多个间隔物对，例如，可以在栅极堆叠的相对侧上形成两对、三对或四对侧壁间隔物。
[0041]
如本领域中所公知的，在衬底内与每个mos晶体管的栅极堆叠相邻地形成源极区和漏极区。通常使用注入/扩散工艺或蚀刻/沉积工艺来形成源极区和漏极区。在前者工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底中以形成源极区和漏极区。激活掺杂剂并使它们进一步扩散到衬底中的退火工艺通常在离子注入工艺之后。在后者工艺中，可以首先蚀刻衬底以在源极区和漏极区的位置处形成凹陷。然后可以执行外延沉积工艺以利用用于制造源极区和漏极区的材料来填充凹陷。在一些实施方式中，可以使用诸如硅锗或碳化硅的硅合金来制造源极区和漏极区。在一些实施方式中，可以用诸如硼、砷或磷的掺杂剂原位掺杂外延沉积的硅合金。在其它实施例中，可以使用诸如锗或iii-v族材料或合金的一种或多种替选半导体材料来形成源极区和漏极区。并且在其它实施例中，可以使用一层或多层金属和/或金属合金来形成源极区和漏极区。
[0042]
在mos晶体管上沉积一个或多个层间电介质（ild）。ild层可以使用已知其适用于集成电路结构中的介电材料（诸如低k介电材料）来形成。可以使用的介电材料的示例包括但不限于二氧化硅（sio2）、掺碳氧化物（cdo）、氮化硅、有机聚合物诸如全氟环丁烷或聚四氟乙烯、氟硅酸盐玻璃（fsg）和有机硅酸盐诸如倍半硅氧烷、硅氧烷或有机硅酸盐玻璃。ild层可以包括微孔或气隙以进一步减小它们的介电常数。
[0043]
图2示出根据本发明的一个实施方式的计算设备200。计算设备200容纳板202。该板202可以包括多个组件，所述组件包括但不限于处理器204和至少一个通信芯片206。处理器204物理地和电气地耦合到板202。在一些实施方式中，至少一个通信芯片206也物理地和电气地耦合到板202。在其它实施方式中，通信芯片206是处理器204的一部分。
[0044]
取决于其应用，计算设备200可以包括可以或可以不物理地和电气地耦合到板202的其它组件。这些其它组件包括但不限于易失性存储器（例如dram）、非易失性存储器（例如rom）、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（gps）设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备（诸如硬盘驱动器、光盘（cd）、
数字多功能盘（dvd）诸如此类）。
[0045]
通信芯片206实现用于向和从计算设备200传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制电磁辐射经过非固态介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。通信芯片206可以实现包括但不限于如下项的多种无线标准或协议中的任何一种：wi-fi（ieee 802.11族）、wimax（ieee 802.16族）、ieee 802.20、长期演进（lte）、ev-do、hspa+、hsdpa+、hsupa+、edge、gsm、gprs、cdma、tdma、dect、蓝牙、其派生物、以及被指定为3g、4g、5g及以上的任何其它无线协议。计算设备200可以包括多个通信芯片206。例如，第一通信芯片206可以专用于诸如wi-fi和蓝牙的较短距离无线通信，而第二通信芯片206可以专用于诸如gps、edge、gprs、cdma、wimax、lte、ev-do以及其它的较长距离无线通信。
[0046]
计算设备200的处理器204包括封装在处理器204内的集成电路管芯。在本发明的一些实施方式中，处理器的集成电路管芯包括一个或多个器件，诸如根据本发明的实施方式构建的mos-fet晶体管。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。
[0047]
通信芯片206也包括封装在通信芯片206内的集成电路管芯。根据本发明的另一实施方式，通信芯片的集成电路管芯包括一个或多个器件，诸如根据本发明的实施方式构建的mos-fet晶体管。
[0048]
在其它实施方式中，容纳在计算设备200内的另一组件可以包含集成电路管芯，该集成电路管芯包括一个或多个器件，诸如根据本发明的实施方式构建的mos-fet晶体管。
[0049]
在各种实施方式中，计算设备200可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理（pda）、超移动pc、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频记录器。在其它实施方式中，计算设备200可以是处理数据的任何其它电子设备。
[0050]
图3示出了包括本发明的一个或多个实施例的中介层300。中介层300是用于将第一衬底302桥接到第二衬底304的中间衬底。第一衬底302可以例如是集成电路管芯。第二衬底304可以例如是存储器模块、计算机主板或另一集成电路管芯。通常，中介层300的目的是将连接扩展到更宽的节距或将连接重新路由到不同的连接。例如，中介层300可以将集成电路管芯耦合到球栅阵列（bga）306，该球栅阵列随后可以耦合到第二衬底304。在一些实施例中，第一和第二衬底302/304附着到中介层300的相对侧。在其它实施例中，第一和第二衬底302/304附着到中介层300的相同侧。并且在其它实施例中，可以经由中介层300互连三个或更多个衬底。
[0051]
中介层300可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在其它实施方式中，中介层300可以由替选刚性或柔性材料形成，所述材料可以包括上述用于半导体衬底的相同材料，诸如硅、锗、以及其它iii-v族和iv族材料。
[0052]
中介层300可以包括金属互连308和通孔310（包括但不限于穿硅通孔（tsv）312）。中介层300还可以包括嵌入器件314，所述嵌入器件314包括无源器件和有源器件两者。这些器件包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器和静
电放电（esd）器件。诸如射频（rf）器件、功率放大器、功率管理器件、天线、阵列、传感器和mems器件的更复杂器件也可以形成在中介层300上。根据本发明的实施例，在本文中公开的装置或工艺可以用于制造中介层300。
[0053]
尽管以上描述了具体实施例，但是这些实施例不旨在限制本公开的范围，即使在关于特定特征仅描述单个实施例的情况下。除非另外阐述，否则本公开中提供的特征的示例旨在是说明性的而非限制性的。以上描述旨在覆盖对于受益于本公开的本领域技术人员而言将会显而易见的这种替代、修改和等效物。
[0054]
本公开的范围包括在本文中（明确地或隐含地）公开的任何特征或特征的组合，或者其任何概括，无论其是否减轻在本文中应对的任何或所有问题。因此，在本技术（或要求其优先权的申请）的审查（prosecution）期间，可以将新的权利要求表述为特征的任何这种组合。特别地，参考所附权利要求，来自从属权利要求的特征可以与独立权利要求的特征进行组合，并且来自相应独立权利要求的特征可以以任何适当的方式进行组合，而不仅仅以在所附权利要求中列举的具体组合进行组合。
[0055]
以下示例涉及其它实施例。不同实施例的各种特征可以与包括的一些特征和排除的其它特征各种地组合，以适合各种不同的应用。
[0056]
示例性实施例1包括一种集成电路结构，所述集成电路结构包括：基底，包括sio2；包括cu的导体，延伸穿过所述基底的至少一部分；在基底和导体之间的阻挡层；石墨烯层，所述石墨烯层包括耦合到所述导体的第一侧和垂直于所述第一侧的第二侧；二维（2d）过渡金属二硫属化物（tmd）层，耦合到基底和石墨烯层的第二侧。
[0057]
示例性实施例2包括示例性实施例1或在本文中的某一其它示例的集成电路结构，其中，2d tmd层不接触导体。
[0058]
示例性实施例3包括示例性实施例1或2或在本文中的某一其它示例的集成电路结构，其中，2d tmd层包括：mos2、ws2、mose2、wse2、inse、mote2或wte2。
[0059]
示例性实施例4包括示例性实施例1-3或在本文中的某一其它示例中的任一个的集成电路结构，其中，阻挡层包括：tan或tamno。
[0060]
示例性实施例5包括示例性实施例1或在本文中的某一其它示例的集成电路结构，其中，石墨烯层具有与石墨烯层的第一侧相对且平行的第三侧、以及在石墨烯层的第一侧与石墨烯层的第三侧之间的小于5nm的厚度。
[0061]
示例性实施例6包括示例性实施例5或在本文中的某一其它示例的集成电路结构，其中，石墨烯层的厚度是在3a与1.4nm之间。
[0062]
示例性实施例7包括示例性实施例1或在本文中的某一其它示例的集成电路结构，其中，2d tmd层具有耦合到基底的第一侧、与2d tmd层的第一侧相对且平行的第二侧、以及在2d tmd层的第一侧与2d tmd层的第二侧之间的小于5nm的厚度。
[0063]
示例性实施例8包括示例性实施例7或在本文中的某一其它示例的集成电路结构，其中，2d tmd层的厚度是在5a与1.4nm之间。
[0064]
示例性实施例9包括示例性实施例1-8或在本文中的某一其它示例中的任一个的集成电路结构，进一步包括耦合到cu导体或到石墨烯层的焊盘。
[0065]
示例性实施例10包括示例性实施例9或在本文中的某一其它示例的集成电路结构，其中，焊盘包括au。
[0066]
示例性实施例11包括示例性实施例1或在本文中的某一其它示例的集成电路结构，其中，cu导体是第一cu导体，阻挡层是第一阻挡层，石墨烯层是第一石墨烯层，并且2d tmd层是第一2d tmd层，并且其中，集成电路结构进一步包括：包括cu的第二导体，延伸穿过所述基底的至少一部分；在基底和第二导体之间的第二阻挡层；第二石墨烯层，所述第二石墨烯层包括耦合到所述第二导体的第一侧和垂直于所述第二石墨烯层的所述第一侧的第二侧；和第二2d tmd层，耦合到所述基底和所述石墨烯层的所述第二侧。
[0067]
示例性实施例12包括一种集成电路结构，所述集成电路结构包括：基底，包括sio2；石墨烯层，所述石墨烯层包括耦合到所述基底的第一侧和垂直于所述第一侧的第二侧；以及二维（2d）过渡金属二硫属化物（tmd）层，耦合到基底和石墨烯层的第二侧。
[0068]
示例性实施例13包括示例性实施例12或在本文中的某一其它示例的集成电路结构，其中，2d tmd层包括：mos2、ws2、mose2、wse2、inse、mote2或wte2。
[0069]
示例性实施例14包括示例性实施例12或在本文中的某一其它示例的集成电路结构，其中，石墨烯层具有与石墨烯层的第一侧相对且平行的第三侧、以及在石墨烯层的第一侧与石墨烯层的第三侧之间的小于5nm的厚度。
[0070]
示例性实施例15包括示例性实施例14或在本文中的某一其它示例的集成电路结构，其中，石墨烯层的厚度是在3a与1.4nm之间。
[0071]
示例性实施例16包括示例性实施例12或在本文中的某一其它示例的集成电路结构，其中，2d tmd层具有耦合到基底的第一侧、与2d tmd层的第一侧相对且平行的第二侧、以及在2d tmd层的第一侧与2d tmd层的第二侧之间的小于5nm的厚度。
[0072]
示例性实施例17包括示例性实施例16或在本文中的某一其它示例的集成电路结构，其中，2d tmd层的厚度是在5a与1.4nm之间。
[0073]
示例性实施例18包括示例性实施例12-17或在本文中的某一其它示例中的任一个的集成电路结构，进一步包括耦合到石墨烯层的焊盘。
[0074]
示例性实施例19包括示例性实施例18或在本文中的某一其它示例的集成电路结构，其中，焊盘包括au。
[0075]
示例性实施例20包括示例性实施例12或在本文中的某一其它示例的集成电路结构，其中，石墨烯层是第一石墨烯层，并且2d tmd层是第一2d tmd层，并且其中，集成电路结构进一步包括：第二石墨烯层，所述第二石墨烯层包括耦合到所述基底的第一侧和垂直于所述第二石墨烯层的所述第一侧的第二侧；以及第二2d tmd层，耦合到所述基底和所述石墨烯层的所述第二侧。
[0076]
示例性实施例21包括一种计算设备，所述计算设备包括：板；以及耦合到板的组件，该组件包括集成电路结构，所述集成电路结构包括：基底，包括sio2；包括cu的导体，延伸穿过所述基底的至少一部分；在基底和导体之间的阻挡层；石墨烯层，所述石墨烯层包括耦合到所述导体的第一侧和垂直于所述第一侧的第二侧；以及二维（2d）过渡金属二硫属化物（tmd）层，耦合到所述基底和所述石墨烯层的第二侧。
[0077]
示例性实施例22包括示例性实施例21或在本文中的某一其它示例的计算设备，进一步包括耦合到板的处理器、耦合到板的通信芯片或耦合到板的相机。
[0078]
示例性实施例23包括示例性实施例21或22或在本文中的某一其它示例的计算设备，其中，所述组件是封装集成电路管芯。
[0079]
示例性实施例24包括一种计算设备，所述计算设备包括：板；以及耦合到板的组件，该组件包括集成电路结构，所述集成电路结构包括：基底，包括sio2；石墨烯层，该石墨烯层包括耦合到基底的第一侧和垂直于第一侧的第二侧；以及二维（2d）过渡金属二硫属化物（tmd）层，耦合到所述基底和所述石墨烯层的第二侧。
[0080]
示例性实施例25包括示例性实施例24或在本文中的某一其它示例的计算设备，进一步包括耦合到板的处理器、耦合到板的通信芯片、或耦合到板的相机。