3D堆叠管芯组件的共形功率输送结构的制作方法

3d堆叠管芯组件的共形功率输送结构


背景技术：

1.在当今的三维(3d)堆叠管芯组件中，使用模制化合物在不同的3d层级中包封管芯。模制件的这一厚度典型地比3d堆叠体的各层内的导电迹线或电源平面的厚度大几个数量级。这种架构遭受热管理方面的挑战，因为模制化合物通常具有低的热导率(通常小于～1w/m-k)，并且可能导致在朝向3d堆叠体的顶部处的热解决方案(例如，热界面材料(tim))的方向上从管芯(尤其是在 3d结构的底部层级(与封装基板相邻)中的那些管芯)的热传递差。此外，通往顶部管芯的功率输送连接通常始终以模制层中的穿模制件过孔(tmv)或底部管芯中的穿硅过孔(tsv)的形式实施。
附图说明
2.图1示出了包括3d堆叠管芯的第一层级的示例性系统，该第一层级包括嵌入模制化合物中的电源平面和其中的管芯。
3.图2示出了根据本公开第一实施例的包括共形功率输送结构的示例性系统。
4.图3示出了根据本公开第二实施例的包括共形功率输送结构的示例性系统。
5.图4示出了根据本公开第三实施例的包括共形功率输送结构的示例性系统。
6.图5示出了冷喷涂结构的放大视图。
7.图6a和图6b示出了根据一些实施例的过程的各阶段。
8.图7示出了根据本公开第一实施例的修改版本的包括共形功率输送结构的示例性系统。
9.图8是可以被包括在根据本文公开的实施例中的任何实施例的微电子组件中的晶圆和管芯的顶视图。
10.图9是可以被包括在根据本文公开的实施例中的任何实施例的微电子组件中的集成电路装置的侧视截面图。
11.图10是可以包括根据本文公开的实施例中的任何实施例的微电子组件的集成电路装置组件的侧视截面图。
12.图11是可以包括根据本文公开的实施例中的任何实施例的微电子组件的示例性系统或电装置的框图。
13.图12示出了根据一些实施例的示例性过程。
具体实施方式
14.一些实施例提出利用导热且导电的材料(例如，铜)替换3d堆叠管芯组件(或“3d管芯堆叠体”或“3d堆叠体”)中的模制化合物的一些或全部，所述材料是使用高吞吐量加性制造(htam) (例如冷喷涂)制造的。这样提供的htam材料改善了3d堆叠体的热管理，同时在层级2及以上的层级(顶部管芯)处实现3d堆叠体的封装基板与其管芯之间的功率输送。
15.一些实施例提出了提供共形功率输送结构，其包括彼此堆叠形成的两个或更多电源平面，其中，至少一个管芯嵌入在共形功率输送结构的层级处(而不是嵌入在模制化合物
中)。共形功率输送结构可以包括沉积到下部/第一电源平面层上的顶部/第二电源平面层(例如，经由冷喷涂沉积工艺)，使得顶部电源平面层与下部电源平面层的形状共形。每个电源平面层可以由薄的电介质材料分隔并且与其绝缘。例如，电介质材料层可以是几十到几千纳米(nm)量级，与平行层结构中使用的大约10
‑ꢀ
100微米(μm)量级的“反焊盘”不同。
16.有利的是，各实施例改善了3d堆叠管芯组件的热管理，并且使得能够通过htam层自身向顶部管芯(3d堆叠体的层级2或以上的层级处的管芯)进行功率输送，从而减少所需的穿模制件过孔(tmv)或穿硅过孔(tsv)的数量。于是，在与标准模制化合物(其可以改善热扩散性能)相比时，各实施例可以在热导率方面带来显著的改善。在一些情况下，还可以在比传统平行电源平面结构更小的体积中实施相同数量的电源平面。
17.根据本公开的包括htam层的共形功率输送结构可以进一步有利地实现自对准超小反焊盘，以实现比典型的平行电源平面结构更好的电性能。例如，本公开的实施例可以实现好得多的横向电阻。此外，由于在电源平面(如下文进一步所述)之间存在相对较薄的电介质层，也可以显著改善横向电感，这有助于瞬态响应特性。
18.图1示出了系统100，系统100包括3d堆叠管芯组件的一部分，其包括封装基板102和封装基板102上的材料层级1层。层级1层包括电源平面101，其被示出为适于被偏置在由封装基板102 的电路系统供应的三个不同电压电平v1、v2和v3。层级1还包括其中的基础管芯140，其电耦合于基板102和材料层级2之间。第一电源平面包括一系列互连104a和过孔104b。层级2包括两个顶部管芯141和142。层级1和层级2包括包封在模制化合物150中的电源平面101以及诸如管芯 140、141和142的部件。
19.在诸如图1所示的3d堆叠管芯组件中，使用模制化合物来在不同3d层级中包封管芯。这样的架构遭受热管理方面的挑战，因为模制化合物通常具有低的热导率(通常小于大约1w/m-k)，并且可能导致从管芯(尤其是底部层级中的那些管芯)到组件顶部的热解决方案(例如tim(未示出)) 的热传递差。此外，通往顶部管芯的功率输送连接通常总是被实施为模制层中的穿模制件过孔(tmv) 或底部管芯中的穿硅过孔(tsv)。
20.图2示出了根据本公开第一实施例的包括共形功率输送结构201的示例性系统200。具体而言，示例性系统200包括共形功率输送结构201，其包括第一电源平面204和形成于第一电源平面 204上的第二电源平面/htam层206，在第一电源平面204和第二电源平面206之间具有电介质层 208。电介质层可以包括互连204a上的第一部分208a，以及沿过孔204b/205和207的侧壁的电介质衬层形式的第二部分208b。可以如下文结合图6a和图6b进一步所述或以另一种方式来形成共形功率输送结构201。
21.htam层206替换图1中所示的层级1中的模制化合物，其处于基础管芯层级，与图1的构造相比，改善了热扩散和热去除。htam材料(例如，cu，热导率约为400w/m-k)的热导率比典型的模制化合物(热导率小于大约1w/m-k)高几个数量级。导电的(与模制化合物不同)htam 材料也电耦合到基板202中的处于电压电平v3的迹线，并且将该电压赋予顶部管芯241和242中的特定连接，而电压电平v1和v2通过形成于该htam层内(并且与其电绝缘)的过孔204b/205 和207被赋予顶部管芯。与图1中的架构相比，一些实施例有利地减少了基板和顶部管芯之间的 tmv的数量，并且实现了更有效率的功率输送。
22.如图所示，共形功率输送结构201的第一电源平面204由第一导电部分(例如，金属或包括金属的材料)限定，第一导电部分包括导电迹线或互连204a和过孔204b，它们全部都
在3d微电子堆叠体的第一层级或层级1层。这样一来，功率输送结构201具有限定一个或多个凹陷211的不平坦的上表面，并且第二电源平面/htam层206由处于凹陷211内的第二导电部分(例如，金属或包括金属的材料)限定，使得第二导电部分的下表面与第一导电部分的不平坦上表面大致共形，并且沿 x-y方向(例如，参见图2的图例)的平面204、206在凹陷211的区域内彼此共面。
23.如本文所用，第一表面与第二表面大致共形可以指第一表面具有与第二表面相同或非常相似的形状，其中第一表面沿着第二表面的表面行进。例如，在图示的示例中，第二电源平面/htam层 206的下表面(面对第一电源平面204的表面)与第一电源平面204的上表面(面对第二电源平面 /htam层206的表面)具有相同形状或轮廓。于是，层204、206之间的电介质层208与层204的上表面和层206的下表面具有相同的形状。不过，在一些实施例中，由于制造差异、公差、电介质 (或其他层)沉积方法的原因，共形表面可能没有彼此完全相同的形状，但在如下意义上仍然可以将它们视为共形的：上部平面206的下表面大致沿着平面204(和/或电介质层208(在其形状稍微不同于平面204的上表面的形状的程度上))的上表面行进。
24.第二电源平面/htam层206限定穿过其的开口，其中设置了第一电源平面204的对应于过孔 204b/205和207的过孔204b。
25.尽管在图2中将电介质层208(对于下文要描述的图3、图4和图7的电介质层308、408和 708是相同情况)示为仅仅在第一电源平面204和第二电源平面/htam层206之间提供阻挡部，而不被提供于凹陷211内的基板202的顶表面上，但要理解的是，如果需要，该电介质层208可以延伸到该上表面上，以便将第二电源平面/htam层206与基板202自身内的电源平面绝缘。在图2-4 和图7的所示的实施例中，假设在通过基板202的任何功率输送都是通过如图所示的电接触部230 来建立的程度上，基板202的上表面在任何情况下都是绝缘的。
26.如本文所用，尤其是考虑附图中所示的示例，术语“上部”/“下部”或“上方”/“下方”可以指物体(例如，上述表面)的相对位置，而不是物体的绝对位置。例如，设备的上表面可以在设备的与物体下表面相对的一侧上，并且上表面可以仅在从特定方向看时大致面向上。作为另一个示例，第二物体上方的第一物体可以在第二物体的“上”表面上或附近，而不是在物体的“下”表面附近，并且第一物体可以仅在从特定方向观看这两个物体时才真正在第二物体上方。
27.在图示的示例中，共形功率输送结构201允许向系统200的第二层级或层级2内的顶部管芯 241和242的部件电路系统进行功率输送。通往管芯241和242的电连接可以进一步通过基础管芯 240发生，基础管芯240嵌入在3d堆叠系统的层级1内。基础管芯通过接触部230连接到基板202 内部的电路系统，并且通过接触部234连接到管芯241和242。管芯241和242被示为嵌入模制化合物250内的层级2中。
28.图示管芯中的每个可以包括一个或多个电路系统部件，例如电压调节器电路系统、存储器电路系统和/或处理器电路系统。在一些情况下，实施例中的管芯可以在其上仅包括一种类型的电路系统部件。在其他情况下，不同电路系统部件中的每个可以容纳于独立管芯中而不是如图所示的一个管芯中。在一些实施例中，管芯可以被实施为管芯堆叠体，或者可以被实施为有机或无机内插器设备上的几个不同管芯(例如，每个管芯包括不同电路系统)。
29.对管芯241的功率输送来自两个电源平面，并且通过基板202上的接触部或焊盘230、通过第一和第二功率输送平面204和206、以及通过接触部或焊盘231(对于v1)、232(对于v2)和233 (对于v3)供应三个不同电压(例如，图示示例中的v1、v2和v3)。在一些情况下，本文中的管芯可以包括电压调节器电路系统，以转换和/或调节由共形功率输送结构201的第一和第二电源平面 /htam层提供的电压。
30.系统200额外包括第二电源平面/htam层的下表面处的缓冲层222。缓冲层222可以设置于基板202的上表面和第二电源平面/htam层206的下表面之间并且与其相邻。缓冲层可以任选地延伸到互连204a的侧壁和上表面的部分上。替代地，在第二电源平面/htam层206、基板202或互连 204a的表面中的任一者与缓冲层222之间可以有居间层。
31.尽管本文描述为电源“平面”，但将要理解，本公开的电源平面可以在几何意义上(例如，像传统电源平面那样在一个平面中完全平坦)并非平面的。另外，尽管被示为以特定方式形成(例如，具有两个电源平面)，但根据本文描述的示例，可以通过任何适当方式形成共形功率输送结构201(例如，具有三个或更多电源平面，或者具有不同的过孔形状或没有过孔)。此外，尽管被示为位于作为 3d管芯堆叠体架构的部分的系统中，但共形功率输送结构201可以包括在封装内的任何适当位置。电源平面还可以用于在同一封装上从一个管芯向另一个管芯(例如，从独立的电压调节器管芯向处理器管芯)输送功率或从封装外部(主板、电池等)向封装并且然后向(多个)管芯输送功率。
32.图3示出了根据本公开实施例的包括共形功率输送结构301的示例性系统300。图3类似于图 2，只是在图3中，3d管芯堆叠体的层级2还包括共形功率结构(在这种情况下，共形功率结构301) 的一部分。在图3中利用与图2中用于指称对应部件的那些附图标记相似的附图标记来指称图3中的部件。因此，在图3的论述中省略了关于那些部件的某些细节和描述。
33.在本实施例中，htam材料在顶部管芯上方延伸以提供一些热扩散。当在第二层级中使用模制化合物时，其通常不能延伸超过顶部管芯的顶表面，因为其热导率(《1w/m-k)远小于si的热导率(大约120w/m-k)，并且充当从管芯到诸如tim(未示出)的冷却解决方案的热传递的热阻挡部。不过，如果使用诸如铜的htam材料，其热导率(大约400w/m-k)远高于si的热导率，并且从而能够通过在顶部管芯上方延伸(例如，延伸50-300μm)而提供热扩散益处。
34.示例性系统300包括共形功率输送结构301，其包括第一电源平面304和形成于第一电源平面 304上的第二电源平面/htam层206，并且在第一电源平面304和第二电源平面/htam层306之间具有电介质层308。第二电源平面306包括在3d堆叠体的层级1延伸的第一部分306a，以及在3d 堆叠体的层级2延伸超过在层级2处嵌入的管芯341和342的第二部分306b。
35.如图所示，共形功率输送结构301的第一电源平面304由第一导电部分(例如，金属或包括金属的材料)限定，第一导电部分包括导电迹线或互连304a和过孔304b，它们全部都在3d微电子堆叠体的第一层级或层级1层处。这样一来，功率输送结构301具有限定一个或多个凹陷311的不平坦上表面，并且第二电源平面/htam层306由凹陷311内的第二导电部分(例如，金属或包括金属的材料)限定，使得第二导电部分306的第一部分306a的下表面与第一导电部分的不平坦上表面大致共形，并且进一步使得第一电源平面304和第二电源平面/
htam层306的第一部分306a沿着沿 x-y方向(例如参见图2中的图例)的凹陷的区域彼此共面。
36.第二电源平面/htam层306的第一部分306a限定穿过其的开口，其中设置了第一电源平面 304的对应于过孔304b/305和307的过孔304b。第二电源平面/htam层306的第二部分306b包封管芯341和342并且在其上方延伸。
37.类似于图2，在图3的示例中，共形的功率输送结构301允许向系统300的第二层级或层级2 内的顶部管芯341和342的部件电路系统进行功率输送。通往管芯341和342的电连接可以进一步通过基础管芯340发生，基础管芯嵌入在3d堆叠系统的层级1内。基础管芯通过接触部330连接到基板302内部的电路系统，并且通过接触部334连接到管芯341和342。管芯341和342被示为嵌入在htam层306内。
38.对管芯341的功率输送来自两个电源平面，并且通过基板302上的接触部或焊盘330、通过第一和第二功率输送平面304和306、以及通过接触部或焊盘331(对于v1)、332(对于v2)和333 (对于v3)供应三个不同电压(例如，图示示例中的v1、v2和v3)。尽管图3中未示出，但可以设置一个或多个接触部或焊盘，以通过将基础管芯340的顶部区域连接到第二电源平面/htam层 306的第二部分306b来将第二电源平面/htam层306连接到基础管芯340。
39.系统300还包括两组缓冲层322a和322b。缓冲层322a类似于图2的位于第二电源平面/htam 层306的下表面处的缓冲层222。缓冲层322a可以设置于基板302的上表面和第二电源平面/htam 层306的下表面之间并且与其相邻。缓冲层322a可以任选地延伸到互连304a的侧壁和上表面的部分上。替代地，在第二电源平面/htam层306、基板302或互连304a的表面中的任一者与缓冲层 322a之间可以有居间层。缓冲层322b被示为位于管芯340、341和342的表面与第二电源平面/htam 层306的第二部分306b之间。缓冲层322b可以任选地延伸跨越第二电源平面/htam层306的第一部分306a的上表面。
40.图4示出了根据本公开第三实施例的包括共形功率输送结构401的示例性系统400。图4类似于图2，只是在图4中，3d管芯堆叠体的位于共形功率输送结构401上方的层级2完全被顶部管芯 441占据。于是，在图4中，使用覆盖整个3d堆叠体x-y区域的单个大的顶部管芯，占用全部的层级2，并且不为该第二层级中的任何模制化合物或htam材料留下任何空间。在图4中利用与图2 中用于指称对应部件的那些附图标记相似的附图标记来指称图4中的部件。因此，在图4的论述中省略了关于那些部件的某些细节和描述。
41.示例性系统400包括共形功率输送结构401，其包括第一电源平面404和形成于第一电源平面404上的第二电源平面/htam层406，并且在第一电源平面404和第二电源平面/htam层406之间具有电介质层408。
42.如图所示，共形功率输送结构401的第一电源平面404由第一导电部分(例如，金属或包括金属的材料)限定，第一导电部分包括导电迹线或互连404a和过孔404b，它们全部都在3d微电子堆叠体的第一层级或层级1层处。这样一来，功率输送结构401具有限定一个或多个凹陷411的不平坦上表面，并且第二电源平面/htam层406由凹陷411内的第二导电部分(例如，金属或包括金属的材料)限定，使得第二导电部分406的下表面与第一导电部分的不平坦上表面大致共形，并且进一步使得第一电源平面404和第二电源平面/htam层406沿着沿x-y方向(例如参见图2中的图例)的凹陷的区域彼此共面。
43.第二电源平面/htam层406限定穿过其的开口，其中设置了第一电源平面404的对
应于过孔 404b/405和407的过孔404b。
44.在图4的示例中，共形功率输送结构401允许向系统400的第二层级或层级2内的顶部管芯 441的部件电路系统进行功率输送。通往管芯441的电连接可以进一步通过基础管芯440发生，基础管芯440嵌入于3d堆叠系统的层级1内。基础管芯通过接触部430连接到基板402内部的电路系统，并且通过接触部434连接到管芯441。
45.对管芯441的功率输送来自两个电源平面，并且通过基板402上的接触部或焊盘430、通过第一和第二功率输送平面404和406、以及通过接触部或焊盘431(对于v1)、432(对于v2)和433 (对于v3)供应三个不同电压(例如，图示示例中的v1、v2和v3)。尽管图4中未示出，但基础管芯可以与管芯441完全电绝缘。
46.参考图2-4的功率输送结构，第二电源平面/htam层206/306/406或“共形电源平面
”ꢀ
206/306/406的一部分可以至少部分地通过冷喷涂工艺来提供。因此，第二电源平面/htam层可以被称为“htam层”，其可以包括通过诸如冷喷涂的htam技术提供的一个或多个层。
47.冷喷涂(cs)是一种涂层沉积方法，其中，在超声波气体喷射中将固体粉末(典型大约1到 100微米直径)加速到高达大约1200m/s的速度。在冲击目标表面期间，颗粒经历塑性变形，并粘附到目标表面。通过会聚发散喷嘴传递喷气，在载气喷气(例如，压缩空气或n2)中对要在冷喷涂中沉积的期望材料或材料混合物的固体粉末进行加速。为了实现均匀的厚度，可以沿着目标表面扫描喷镀喷嘴。后续材料层在连续喷气冲击时类似地粘附到每个下方层，产生快速构建层(例如，可以在数秒内在100-1000mm2的区域上沉积几百微米厚的层)。气体膨胀所供应的颗粒的动能在轰击期间被转换成塑性变形能量。与诸如等离子体喷镀、电弧喷镀、火焰喷镀或高速氧燃料(hvof)的热喷镀技术不同，在喷镀工艺期间粉末通常不会熔化，从而呈现了如下文所述的独特物理特征。可以组合金属、聚合物、陶瓷、包括金属和非金属的复合材料、以及纳米晶粉末作为馈送粉末，并在单次操作中使用冷喷涂沉积为复合、混合层。
48.通过冷喷涂提供的材料结构(冷喷涂结构，在图2-4的情况下包括共形电源平面206/306/406) 可以呈现标志性物理特征和/或可以伴随周围结构的标志性物理特征(例如，通过使用电子显微镜(例如，扫描电子显微镜(sem)或透射电子显微镜(tem))观察的截面可以分辨出来)。标志性物理特征可以包括非无定形颗粒状微结构，其包括无序或随机分布的晶粒或颗粒。颗粒均可以具有从1 微米到几十微米、直到大约100微米量级的尺寸，并且例如当如上所述在高放大率下观察时(例如，约为500nm的规模的放大率)，可以呈现显著非线性的颗粒与颗粒界面。当在相同放大率下观察时，与镀覆金属材料的颗粒与颗粒界面相比，所述颗粒与颗粒界面是“显著非线性的”。冷喷涂材料还可以具有5％吞吐量的最大多孔性。周围结构的标志性物理特征可以包括缓冲层的存在，例如缓冲层 222/322a/322b/422。
49.缓冲层例如可以通过电镀或物理气相沉积来提供，并且可以包括包含例如钛或钽的第一层和位于第一层之上并且与冷喷涂材料结构相邻设置的第二层，第二层包括例如软金属，例如铟、银、金、锡、铅和相关合金。缓冲层可以例如包括镍(ni)、镍钒(niv)或其他材料的一种或多种，并且可以具有小于大约500nm的总厚度。
50.冷喷涂结构通常最好不直接沉积于某些表面上，所述表面例如是封装基板202/
302/402的电介质表面或者例如是管芯的半导体表面，因为冷喷涂以高速(例如超音速)输送颗粒。这样的颗粒可能会撞击并损伤电介质或半导体材料。包括覆盖有金的钛或覆盖有铜的钛的薄缓冲层通过如下两种方式会很大程度上避免上述后一种后果：通过粘附到电介质或半导体材料(例如，利用钛)，以及通过在顶部提供足够软的层，这样会允许冷喷涂材料沉积于其顶部而不损伤下方的电介质或半导体材料。
51.当例如通过电子显微镜以高放大率观察时，例如，与电源平面和下方电介质之间的界面相比，缓冲层和第二电源平面/htam层/共形电源平面的冷喷涂结构之间的界面可以呈现不平坦的构造。在不平坦的构造中，冷喷涂结构的一些颗粒至少部分地嵌入于缓冲层的上部材料的凹槽(indentation) 内。由于这个原因，用作缓冲层的上部材料的软金属会有利于以加性的方式接收形成于其上的冷喷涂材料，因为它会允许将冷喷涂结构牢固地接合到下方层。
52.现在参考图5，在一个实施例中，示出了冷喷涂结构(例如，共形电源平面206/306/406)的放大视图的图示500。图示500在底部具有线形式的比例尺，其宽度为500纳米。该图示示出了几个颗粒502，例如颗粒502a、颗粒502b和颗粒502c。在例示性实施例中，每个颗粒502a-c具有例如10-100微米的长度、宽度、高度和/或直径。在各个颗粒502a-c之间存在颗粒边界(例如，颗粒边界504a、504b)。例如，在冷喷涂结构截面拍摄的扫描电子显微镜图像中，颗粒边界是可见的。
53.可以被冷喷涂以提供htam层(例如上述图2-4的实施例中的htam层)的htam材料的示例可以包括铜、铝、以及包括金属和非金属颗粒的组合或复合物，例如，金刚石、碳化硅或氮化铝。
54.图6a和图6b一起示出了根据一些实施例的用于制造类似于图2的共形功率输送结构的示例性过程600，图6b中的操作是图6a中操作的继续。在那些图中利用与图2中用于指称对应部件的那些附图标记完全相同的附图标记来指称图6a和图6b中的部件。
55.示例性过程600是简化过程，并且仅例示了为了制造根据本公开的共形功率输送结构而可以执行的某些步骤。在一些情况下，过程600可以包括比下文例示和描述的那些更少的操作/步骤，包括额外的操作/步骤，或包括不同的操作/步骤。
56.在610，在基板202上沉积金属层并对金属层进行图案化，以获得互连204a。基板可以是印刷电路板(pcb)、晶圆、封装等，并且金属层204可以是任何适当的导电金属，例如铜、铝、钛等。可以使用电镀或高吞吐量加性制造(htam)来沉积金属层。在610，此外，可以在基板202的暴露部分和互连204a之上沉积电介质层并对电介质层进行图案化，以获得电介质层208，这对于将互连 204a与稍晚描述的第二电源平面/htam层206电绝缘将是有用的。可以使用有机电介质材料(例如，填充硅石的环氧树脂)或无机电介质(例如si3n4、tio2、hfo2、sicn、sio2、aln、al2o3或其他类似材料或不同层的组合)形成电介质层208。例如，可以使用激光烧蚀对电介质层进行图案化以提供图案化的电介质层208，如在操作610处所示。
57.在620，可以在基板的暴露部分和电介质层208上沉积缓冲层，并进行图案化以获得缓冲层 222。可以使用任何适当技术(例如喷镀)来沉积缓冲层。缓冲层在其沉积之后的图案化可以在其顶表面获得互连204a的暴露部分，以为过孔204b留出空间，并且进一步暴露接触部230以允许在基板202和基础管芯240之间的电耦合。
58.在630，基础管芯240可以电和机械地耦合到基板，包括通过以任何已知方式耦合到接触部 230。基础管芯240可以包括电介质或以其它方式电绝缘的外壳。
59.在640，在操作630的语境中示出的组件之上沉积金属层，并且进行图案化以提供在其中限定过孔孔洞的第二电源平面/htam层206，从而产生互连204a的暴露的顶表面。金属层206形成共形功率输送结构的第二电源平面/htam层。例如，可以使用冷喷涂、通过掩模或模板沉积金属层206，以形成过孔孔洞。沉积的金属层206可以是纯金属(例如，铜、铝等)或复合物(例如，具有金刚石或碳化硅填料的铜)，例如，用于改善机械和/或热性能。在沉积金属层206之后，如果必要，可以例如通过背面研磨来对组件的顶表面进行平面化。
60.在650，可以在过孔孔洞的侧壁上提供内部电介质衬层208b。可以使用诸如化学气相沉积 (cvd)、原子层cvd(alcvd)、物理气相沉积(pvd)或旋涂的各种沉积方法来沉积电介质衬层 208b。
61.在660，可以例如通过电解镀覆工艺(例如电解铜镀覆工艺)利用导电材料填充过孔孔洞，以形成过孔204b/205和207。
62.在670，可以将顶部管芯241和242附接到各组接触部231、232、233和234。可以通过本领域技术人员知识范围内的任何方式来附接管芯。
63.在680，可以通过已知方式在顶部管芯241和242之上沉积模制层，并且如果必要，例如，使用背面研磨进行平面化，以暴露顶部管芯。
64.图7示出了图2的实施例的修改(并且可以进一步适用于图3或图4的任何实施例的修改，尽管未示出)。利用与图2中用于指称对应部件的那些附图标记完全相同的附图标记来指称图7中的部件。在图7中，基础管芯240可以被任选的热机械缓冲层752围绕，以缓解基础管芯240和htam 层206之间的热膨胀系数(cte)失配。可以在图6a中的操作630处提供该热机械缓冲层752，并且可以除基础管芯的边缘上的预沉积电介质754之外还提供该热机械缓冲层752(注意，假设相同的预沉积电介质对于图2、图3和图4中的管芯也存在，尽管在那些图中未明确描述)。热机械缓冲层752可以在热循环期间保护疲劳的基础管芯240，这可能以热性能的一些损失为代价。图7中的热机械缓冲层被示为展现出矩形截面，尽管实施例不受此限制。例如，该热机械缓冲层可以与在图 6a的操作630中将基础管芯附接到基板之后形成的底部填充片状物相同。热机械缓冲层可以由杨氏模量小于大约10吉帕斯卡的材料(例如环氧树脂)制成。
65.在某些实施例中，上文参考图6a和图6b描述的技术可以用于沉积额外的金属层以在共形功率输送结构中形成第四、第五、第六或更多电源平面。例如，可以组合图12的过程1200的各方面以产生共形功率输送结构，其在共形功率输送结构的顶侧和底侧两者上提供对三个(或更多)电源平面的访问。
66.图8是可以包括本文所公开的任何共形功率输送结构的封装中的晶圆800和管芯802的顶视图。晶圆800可以由半导体材料构成，并且可以包括形成于晶圆800的表面上的具有集成电路结构的一个或多个管芯802。各个管芯802可以是包括任何适当集成电路的集成电路产品的重复单元。在半导体产品的制作完成之后，晶圆800可以经历单个化工艺，其中，使管芯802相互分开，以提供集成电路产品的分立“芯片”。管芯802可以包括一个或多个晶体管(例如，下文论述的图9的晶体管940中的一些)、将电信号路由至晶体管的支持电路系统、无源部件(例如，信号迹线、晶体管、电容器或电感器)、和/或任何其他集成电路部件。在
一些实施例中，晶圆800或管芯802可以包括存储器装置(例如，随机存取存储器(ram)装置，例如静态ram(sram)装置、磁性ram(mram) 装置、电阻式ram(rram)装置、导电桥接式ram(cbram)装置等)、逻辑装置(例如，and、 or、nand或nor门)或任何其他适当的电路元件。可以在单个管芯802上结合这些装置中的多个装置。例如，由多个存储器装置形成的存储器阵列可以与处理器单元(例如，图11的处理器单元 1102)或者被配置为将信息存储在存储器装置中或执行存储在存储器阵列中的指令的其他逻辑单元形成在同一管芯802上。本文公开的各实施例可以使用管芯到晶圆组装技术来制造，其中，一些管芯附接至包括其他的管芯的晶圆800，并且晶圆800接下来被单个化。
67.图9是集成电路装置900的截面侧视图，该集成电路装置可以包括封装或者由封装制成，所述封装包括本文所公开的任何共形功率输送结构。集成电路装置900中的一者或多者可以被包括在一个或多个管芯802(图8)中。集成电路装置900可以被形成在管芯基板902(例如，图8的晶圆800) 上，并且可以被包括在管芯(例如，图8的管芯802)中。管芯基板902可以是由半导体材料系构成的半导体基板，所述半导体材料系例如是n型或者p型材料系(或者两者的组合)。例如，管芯基板 902可以包括使用体块硅或者绝缘体上硅(soi)子结构形成的晶体基板。在一些实施例中，管芯基板902可以是使用替代材料(可以与硅结合，也可以不与硅结合)形成的，所述材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。也可以使用被归类为ii-vi族、iii-v族或者iv族的其他材料形成管芯基板902。尽管此处描述了可以形成管芯基板902的材料的几个示例，但是可以使用可以充当集成电路装置900的基础的任何材料。管芯基板902可以是单个化的管芯(例如，图8的管芯802)的或者晶圆(例如，图8的晶圆800)的部分。
68.集成电路装置900可以包括设置在管芯基板902上的一个或多个装置层904。装置层904可以包括形成于管芯基板902上的一个或多个晶体管940(例如，金属氧化物半导体场效应晶体管 (mosfet))的特征。例如，晶体管940可以包括一个或多个源极和/或漏极(s/d)区920、控制 s/d区920之间的电流流动的栅极922、以及以向/从s/d区920路由电信号的一个或多个s/d接触部924。晶体管940可以包括为了清楚起见未描绘的额外特征，例如，装置隔离区、栅极接触部等。晶体管940不限于图9中描绘的类型和构造，并且可以包括很宽范围的各种各样的其他类型和构造，例如，平面晶体管、非平面晶体管或两者的组合。非平面晶体管可以包括诸如双栅极晶体管或三栅极晶体管的finfet晶体管以及诸如纳米带晶体管、纳米片晶体管或纳米线晶体管的环绕栅或全环栅晶体管。
69.晶体管940可以包括由至少两个层(栅极电介质和栅电极)形成的栅极922。栅极电介质可以包括一个层或者层的堆叠体。一个或多个层可以包括氧化硅、二氧化硅、碳化硅和/或高k电介质材料。
70.高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用在栅极电介质中的高k材料的示例包括但不限于氧化铪、氧化硅铪、氧化镧、氧化铝镧、氧化锆、氧化硅锆、氧化钽、氧化钛、氧化钛锶钡、氧化钛钡、氧化钛锶、氧化钇、氧化铝、氧化钽钪铅以及铌酸锌铅。在一些实施例中，可以对栅极电介质执行退火工艺，以在使用高k材料时改善其质量。
71.栅电极可以形成于栅极电介质上，并且可以包括至少一种p型功函数金属或n型功函数金属，具体取决于晶体管940将是p型金属氧化物半导体(pmos)还是n型金属氧化物半
导体(nmos) 晶体管。在一些实施方式中，栅电极可以由两个或更多金属层的堆叠体组成，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。可以出于其他目的而包括其他金属层，例如阻挡层。
72.对于pmos晶体管而言，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物(例如，氧化钌)以及下文参考nmos晶体管论述的金属中的任何金属(例如，用于功函数调节)。对于nmos晶体管而言，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)以及上文参考 pmos晶体管论述的金属中的任何金属(例如，用于功函数调节)。
73.在一些实施例中，在从晶体管940的沿源极-沟道-漏极方向的截面来看时，栅电极可以由u形结构组成，该结构包括基本上平行于管芯基板902的表面的底部部分以及基本上垂直于管芯基板902 的顶表面的两个侧壁部分。在其他实施例中，形成栅电极的金属层中的至少一个可以简单地是基本上平行于管芯基板902的顶表面的平面层，并且不包括基本上垂直于管芯基板902的顶表面的侧壁部分。在其他实施例中，栅电极可以由u形结构与平面的非u形结构的组合组成。例如，栅电极可以由一个或多个平面非u形层顶部形成的一个或多个u形金属层组成。
74.在一些实施例中，一对侧壁间隔体可以形成在栅极堆叠体的相对侧上，以托夹该栅极堆叠体。侧壁间隔体可以由诸如氮化硅、氧化硅、碳化硅、掺碳氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔体的工艺是本领域已知的，并且一般包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多个间隔体对；例如，可以在栅极堆叠体的相对侧上形成两对或四对侧壁间隔体。
75.s/d区920可以形成在管芯基板902内，与各个晶体管940的栅极922相邻。例如，s/d区920 可以要么使用注入/扩散工艺形成，要么使用蚀刻/沉积工艺形成。在前一种工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到管芯基板902中，以形成s/d区920。离子注入工艺之后可以是退火工艺，其将掺杂剂激活并使它们向管芯基板902中扩散得更远。在后一种工艺中，可以首先对管芯基板902进行蚀刻，以在s/d区920的位置上形成凹陷。之后，可以实施外延沉积工艺以采用用于制作s/d区920的材料填充所述凹陷。在一些实施例中，s/d区920可以是使用诸如硅锗或者碳化硅的硅合金制作的。在一些实施例中，可以利用诸如硼、砷或磷的掺杂剂对外延沉积的硅合金进行原位掺杂。在一些实施例中，可以使用一种或多种替代半导体材料(例如锗或iii-v族材料或合金)来形成s/d区920。在其他实施例中，可以使用一层或多层金属和/或金属合金形成s/d区920。
76.可以通过设置在装置层904上的一个或多个互连层(在图9被示为互连层906-910)向和/或从装置层904的装置(例如，晶体管940)路由电信号(例如，电力信号和/或输入/输出(i/o)信号)。例如，装置层904的导电特征(例如，栅极922和s/d接触部924)可以与互连层906-910的互连结构928电耦合。一个或多个互连层906-910可以形成集成电路装置900的金属化堆叠体(也称为“ild 堆叠体”)919。
77.互连结构928可以被布置在互连层906-910内，以根据很宽范围的各种设计对电信号进行路由；具体而言，所述布置不限于图9中描绘的互连结构928的特定构造。尽管图9中描绘了特定数量的互连层906-910，但是本公开的实施例包括具有比所描绘的更多或更少的互连层的集成电路装置。
78.在一些实施例中，互连结构928可以包括采用诸如金属的导电材料填充的线928a和/或过孔 928b。线928a可以被布置为沿基本上与在上面形成装置层904的管芯基板902的表面平行的平面的方向路由电信号。例如，线928a可以沿从图9的角度来看进出页面的方向和/或跨越页面的方向路由电信号。过孔928b可以被布置为沿基本上与在上面形成装置层904的管芯基板902的表面垂直的平面的方向路由电信号。在一些实施例中，过孔928b可以将不同互连层906-910的线928a电耦合在一起。
79.互连层906-910可以包括设置于互连结构928之间的电介质材料926，如图9所示。在一些实施例中，在互连层906-910中的不同层中设置在互连结构928之间的电介质材料926可以具有不同成分；在其他实施例中，在不同互连层906-910之间，电介质材料926的成分可以相同。装置层904 还可以包括设置于晶体管940和金属化堆叠体的底层之间的电介质材料926。装置层904中包括的电介质材料926可以具有与互连层906-910中包括的电介质材料926不同的组分；在其他实施例中，装置层904中的电介质材料926的组分可以与互连层906-910中的任一者中包括的电介质材料926 相同。
80.第一互连层906(称为金属1或“m1”)可以直接形成于装置层904上。在一些实施例中，第一互连层906可以包括线928a和/或过孔928b，如图所示。第一互连层906的线928a可以与装置层 904的接触部(例如，s/d接触部924)耦合。第一互连层906的过孔928b可以与第二互连层908的线928a耦合。
81.第二互连层908(称为金属2或“m2”)可以直接形成于第一互连层906上。在一些实施例中，第二互连层908可以包括过孔928b，以耦合第二互连层908的线928与第三互连层910的线928a。尽管为了清楚起见在各个互连层内用线在结构上勾勒出了线928a和过孔928b的轮廓，但是在一些实施例中，线928a和过孔928b可以在结构和/或材料上是连续的(例如，在双镶嵌工艺期间同时填充的)。
82.第三互连层910(称为金属3或“m3”)(以及额外的互连层，根据需要)可以根据结合第二互连层908或第一互连层906描述的类似技术和构造而相继形成于第二互连层908上。在一些实施例中，在集成电路装置900中的金属化堆叠体919中“更高层级”(即，更远离装置层904)的互连层可以比金属化堆叠体919中更下部的互连层更厚，并且更高的互连层中的线928a和过孔928b比下部互连层中的线和过孔更厚。
83.集成电路装置900可以包括形成于互连层906-910上的阻焊剂材料934(例如，聚酰亚胺或类似材料)以及一个或多个导电接触部936。在图9中，导电接触部936被示为采取接合焊盘的形式。导电接触部936可以与互连结构928电耦合并被配置为向外部装置路由(多个)晶体管940的电信号。例如，焊料接合部可以形成于一个或多个导电接触部936上以将包括集成电路装置900的集成电路管芯与另一个部件(例如，印刷电路板)机械和/或电耦合。集成电路装置900可以包括额外的或者替代的结构，以路由来自互连层906-910的电信号；例如，导电接触部936可以包括将电信号路由至外部部件的其他类似特征(例如，柱)。
84.在集成电路装置900是双面管芯的一些实施例中，集成电路装置900可以包括位于(多个)装置层904的相对侧上的另一金属化堆叠体(未示出)。该金属化堆叠体可以包括如上文参考互连层 906-910所论述的多个互连层，以在(多个)装置层904与位于集成电路装置900的与导电接触部 936相对的一侧上的额外导电接触部(未示出)之间提供导电通路(例如，包括导电线和过孔)。
85.在集成电路装置900是双面管芯的其他实施例中，集成电路装置900可以包括穿过管芯基板 902的一个或多个穿硅过孔(tsv)；这些tsv可以与(多个)装置层904发生接触，并且可以在(多个)装置层904与位于集成电路装置900的与导电接触部936相对的一侧上的额外导电接触部(未示出)之间提供导电通路。在一些实施例中，可以使用延伸穿过基板的tsv从位于集成电路装置900 的与导电接触部926相对的一侧上的导电接触部向晶体管940和集成到管芯900中的任何其他部件路由电力和接地信号，并且可以使用金属化堆叠体919从导电接触部936向晶体管940和集成到管芯900中的任何其他部件路由i/o信号。
86.可以堆叠多个集成电路装置900，并且各个堆叠的装置中的一个或多个tsv在装置之一到堆叠体中的任何其他装置之间提供连接。例如，可以在基础集成电路管芯的顶部上堆叠一个或多个高带宽存储器(hbm)集成电路管芯，并且hbm管芯中的tsv能够在各个hbm和基础集成电路管芯之间提供连接。导电接触部能够在堆叠体中的相邻集成电路管芯之间提供额外的连接。在一些实施例中，导电接触部可以是细间距焊料凸块(微凸块)。
87.图10是集成电路装置组件1000的截面侧视图，该集成电路装置可以包括本文所公开的任何共形功率输送结构。在一些实施例中，集成电路装置组件1000可以是微电子组件。集成电路装置组件1000包括设置在电路板1002(例如，其可以是母板、系统板、主板等)上的许多部件。集成电路装置组件1000包括设置在电路板1002的第一面1040以及电路板1002的相对的第二面1042上的部件；一般而言，部件可以设置在面1040和1042之一或两者上。
88.在一些实施例中，电路板1002可以是印刷电路板(pcb)，其包括由电介质材料层彼此分隔并由导电过孔互连的多个金属(或互连)层。各个金属层包括导电迹线。金属层中的任何一个或多个金属层可以按照期望的电路图案形成，以在耦合到电路板1002的部件之间路由电信号(任选地，结合其他金属层)。在其他实施例中，电路板1002可以是非pcb基板。图10中所示的集成电路装置组件1000包括通过耦合部件1016耦合至电路板1002的第一面1040的内插器上封装结构1036。耦合部件1016可以将内插器上封装结构1036电和机械地耦合到电路板1002，并且可以包括焊料球 (如图10所示)、引脚(例如，作为引脚栅阵列(pga)的部分)、接触部(例如，作为连接盘栅阵列(lga)的部分)、插座的公和母部分、粘合剂、底部填充材料、和/或任何其他适当的电和/或机械耦合结构。
89.内插器上封装结构1036可以包括通过耦合部件1018耦合到内插器1004的集成电路部件1020。耦合部件1018可以采取针对应用的任何适当形式，例如上文参考耦合部件1016论述的形式。尽管图10示出了单个集成电路部件1020，但是可以将多个集成电路部件耦合至内插器1004；实际上，可以将额外的内插器耦合至内插器1004。内插器1004可以提供用于桥接电路板1002和集成电路部件1020的居间基板。
90.集成电路部件1020可以是封装的或未封装的集成电路产品，其包括一个或多个集成电路管芯 (例如，图8的管芯802、图9的集成电路装置900)和/或一个或多个其他适当部件。封装的集成电路部件包括安装于封装基板上的一个或多个集成电路管芯，其中集成电路管芯和封装基板被包封在诸如金属、塑料、玻璃或陶瓷的外壳材料中。在未封装的集成电路部件1020的一个示例中，单个单片式集成电路管芯包括附接到管芯上的接触部的焊料凸块。焊料凸块允许管芯直接附接到内插器 1004。集成电路部件1020可以包括一个或多个计算系统部件，例如一个或多个处理器单元(例如，片上系统(soc)、处理器内核、图形处理器单元(gpu)、加速器、芯片组处理器)、i/o控制器、存储器或网络接口控制器。在一些实施例
中，集成电路部件1020可以包括一个或多个附加的有源或无源装置，例如电容器、去耦电容器、电阻器、电感器、熔断器、二极管、变压器、传感器、静电放电器(esd)装置和存储器装置。
91.在集成电路部件1020包括多个集成电路管芯的实施例中，管芯可以是相同类型的(均质多管芯集成电路部件)或具有两种或更多种不同类型(异质多管芯集成电路部件)。多管芯集成电路部件可以被称为多芯片封装(mcp)或多芯片模块(mcm)。
92.除了包括一个或多个处理器单元之外，集成电路部件1020可以包括附加部件，例如嵌入式 dram、堆叠的高带宽存储器(hbm)、共享高速缓冲存储器、输入/输出(i/o)控制器或存储器控制器。这些附加部件中的任何部件可以位于与处理器单元相同的集成电路管芯上，或者位于与包括处理器单元的集成电路管芯分开的一个或多个集成电路管芯上。这些分开的集成电路管芯可以被称为“小芯片”。在集成电路部件包括多个集成电路管芯的实施例中，管芯之间的互连可以由封装基板、一个或多个硅内插器、封装基板中嵌入的一个或多个硅桥(例如，嵌入式多管芯互连桥(emib)) 或其组合提供。
93.一般而言，内插器1004可以将连接扩展至更宽的间距或者将连接重新路由至不同连接。例如，内插器1004可以将集成电路部件1020耦合至耦合部件1016的一组球栅阵列(bga)导电接触部，以便耦合至电路板1002。在图10所示的实施例中，集成电路部件1020和电路板1002附接至内插器1004的相对侧；在其他实施例中，集成电路部件1020和电路板1002可以附接至内插器1004的同一侧。在一些实施例中，三个或更多部件可以通过内插器1004互连。
94.在一些实施例中，内插器1004可以被形成为pcb，该pcb包括通过电介质材料层相互隔开并且通过导电过孔而互连的多个金属层。在一些实施例中，内插器1004可以由环氧树脂、玻璃纤维强化环氧树脂、具有无机填充物的环氧树脂、陶瓷材料或者诸如聚酰亚胺的聚合物材料形成。在一些实施例中，内插器1004可以由交替的刚性或柔性材料形成，所述材料可以包括与上文描述的用在半导体基板中的材料相同的材料，例如硅、锗以及其他iii-v族和iv族材料。内插器1004可以包括金属互连1008和过孔1010，包括但不限于通孔过孔1010-1(其从内插器1004的第一面1050延伸到内插器1004的第二面1054)、盲过孔1010-2(其从内插器1004的第一或第二面1050或1054延伸到内部金属层)、以及掩埋过孔1010-3(其连接内部金属层)。
95.在一些实施例中，内插器1004可以包括硅内插器。延伸穿过硅内插器的穿硅过孔(tsv)可以将硅内插器的第一面上的连接部连接到硅内插器的相对的第二面。在一些实施例中，包括硅内插器的内插器1004还可以包括一个或多个布线层，以将内插器1004的第一面上的连接部路由到内插器1004的相对的第二面。
96.内插器1004可以还包括嵌入式装置1014，其既包括无源装置，又包括有源装置。这样的装置可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔断器、二极管、变压器、传感器、静电放电(esd)装置和存储器装置。还可以在内插器1004上形成更复杂的装置，例如射频装置、功率放大器、功率管理装置、天线、阵列、传感器和微机电系统(mems)装置。内插器上封装结构1036 可以采取任何本领域已知的内插器上封装结构的形式。在内插器是非印刷电路板的实施例中。
97.集成电路装置组件1000可以包括通过耦合部件1022耦合至电路板1002的第一面1040的集成电路部件1024。耦合部件1022可以采取上文参考耦合部件1016论述的实施例中
的任何实施例的形式，并且集成电路部件1024可以采取上文参考集成电路部件1020论述的实施例中的任何实施例的形式。
98.图10中所示的集成电路装置组件1000包括通过耦合部件1028耦合至电路板1002的第二面1042的封装上封装结构1034。封装上封装结构1034可以包括集成电路部件1026和集成电路部件 1032，它们通过耦合部件1030耦合到一起，使得集成电路部件1026设置在电路板1002与集成电路部件1032之间。耦合部件1028和1030可以采取上文论述的耦合部件1016的实施例中的任何实施例的形式，并且集成电路部件1026和1032可以采取上文论述的集成电路部件1020的实施例中的任何实施例的形式。封装上封装结构1034可以是根据本领域已知的任何封装上封装结构而构造的。
99.图11是可以包括本文公开的共形功率输送结构中的一者或多者的示例性电装置1100的框图。例如，电装置1100的部件中的任何适当部件可以包括本文公开的集成电路装置组件1000、集成电路部件1020、集成电路装置900或集成电路管芯802中的一者或多者。图11中将许多部件示为包括在电装置1100中，但是可以省略或复制这些部件中的任何一个或多个，以适合应用。在一些实施例中，可以将电装置1100中包括的一些或全部部件附接到一个或多个母板、主板或系统板。在一些实施例中，这些部件中的一个或多个被制造到单个片上系统(soc)管芯上。
100.此外，在各种实施例中，电装置1100可以不包括图11所示的部件中的一者或多者，但是电装置1100可以包括用于耦合至一个或多个部件的接口电路系统。例如，电装置1100可以不包括显示装置1106，但是可以包括显示装置接口电路系统(例如，连接器和驱动器电路系统)，显示装置1106 可以与所述接口电路系统耦合。在另一组示例中，电装置1100可以不包括音频输入装置1124或音频输出装置1108，但是可以包括音频输入或输出装置接口电路系统(例如，连接器和支持电路系统)，音频输入装置1124和音频输出装置1108可以与所述接口电路系统耦合。
101.电装置1100可以包括一个或多个处理器单元1102(例如，一个或多个处理器单元)。如本文所用，术语“处理器单元”、“处理单元”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。处理器单元1102可以包括一个或多个数字信号处理器(dsp)、专用集成电路(asic)、中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)、加速处理单元(apu)、现场可编程门阵列(fpga)、神经网络处理单元(npu)、数据处理器单元(dpu)、加速器(例如，图形加速器、压缩加速器、人工智能加速器)、控制器密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器、控制器或任何其他适当类型的处理器单元。这样，处理器单元可以被称为xpu(或 xpu)。
102.电装置1100可以包括存储器1104，存储器本身可以包括一种或多种存储器装置，例如易失性存储器(例如，动态随机存取存储器(dram)、静态随机存取存储器(sram))、非易失性存储器 (例如，只读存储器(rom)、闪速存储器、基于硫属元素化物的相变非电压存储器)、固态存储器和/或硬盘驱动器。在一些实施例中，存储器1104可以包括与处理器单元1102位于同一集成电路管芯上的存储器。这一存储器可以被用作高速缓存存储器(例如，层级1(l1)、层级2(l2)、层级3 (l3)、层级4(l4)、最末层级高速缓存(llc))，并且可以包括嵌入式动态随机存取存储器(edram) 或者自旋转移矩磁随机存取存储器(stt-mram)。
103.在一些实施例中，电装置1100可以包括与电装置1100中的另一个处理器单元1102异构或不对称的一个或多个处理器单元1102。就一系列价值衡量标准而言，系统中的处理单元1102之间可能有各种差异，这些价值衡量标准包括架构、微架构、热、功耗特性等。这些差异自身可以有效地表现为电装置1100中的处理器单元1102之间的不对称性和异构性。
104.在一些实施例中，电装置1100可以包括通信部件1112(例如，一个或多个通信部件)。例如，通信部件1112可以管理用于向和从电装置110传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固体介质通过使用经调制的电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。术语“无线”不暗示相关联装置不包含任何导线，尽管在一些实施例中它们可能不包含。
105.通信部件1112可以实施很多种无线标准或协议中的任何无线标准或协议，包括但不限于电气和电子工程师协会(ieee)标准(包括wifi(ieee 802.11系列)、ieee 802.16标准(例如，ieee 802.16-2005修正案))、长期演进(lte)计划连同任何修正案、更新和/或修订(例如，高级lte计划、超移动宽带(umb)计划(又称为“3gpp2”)等)。ieee 802.16兼容型宽带无线接入(bwa) 网络一般被称为wimax网络，wimax是表示全球微波接入互操作性的首字母缩略词，其为通过了ieee 802.16标准的符合性和互操作性测试的产品的认证标志。通信部件1112可以根据全球移动通信系统(gsm)、通用分组无线电服务(gprs)、通用移动电信系统(umts)、高速分组接入(hspa)、演进的hspa(e-hspa)或lte网络进行操作。通信部件1112可以根据增强型数据速率gsm演进 (edge)、gsm edge无线电接入网(geran)、通用陆地无线电接入网(utran)或演进utran (e-utran)进行操作。通信部件1112可以根据码分多址(cdma)、时分多址(tdma)、数字增强无绳电信(dect)、演进数据优化(ev-do)、其派生物以及被指定为3g、4g、5g和更高版本的任何其他无线协议而进行操作。在其他实施例中，通信部件1112可以根据其他无线协议进行操作。电装置1100可以包括天线1122，以促进无线通信和/或接收其他无线通信(例如am或fm无线电传输)。
106.在一些实施例中，通信部件1112可以管理有线通信，例如电学、光学或任何其他适当通信协议(例如，ieee 802.3以太网标准)。如上所述，通信部件1112可以包括多个通信部件。例如，第一通信部件1112可以专用于诸如wi-fi或蓝牙的较短距离无线通信，并且第二通信部件1112可以专用于诸如全球定位系统(gps)、edge、gprs、cdma、wimax、lte、ev-do等等的较长距离无线通信。在一些实施例中，第一通信部件1112可以专用于无线通信，并且第二通信部件1112可以专用于有线通信。
107.电装置1100可以包括电池/电源电路系统1114。电池/电源电路系统1114可以包括一个或多个能量储存装置(例如，电池或电容器)和/或用于将电装置1100的部件耦合至与电装置1100分开的能量源(例如，ac线路电源)的电路系统。
108.电装置1100可以包括显示装置1106(或者对应的接口电路系统，如上文所讨论的)。显示装置1106可以包括一个或多个嵌入式或者有线或无线连接的外部视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(lcd)、发光二极管显示器或平板显示器。
109.电装置1100可以包括音频输出装置1108(或者对应的接口电路系统，如上文所讨论的)。音频输出装置1108可以包括产生可听指示符的任何嵌入式或者有线或无线连接的外部装置，例如扬声器、头戴耳机或耳塞。
110.电装置1100可以包括音频输入装置1124(或者对应的接口电路系统，如上文所讨论的)。音频输入装置1124可以包括产生表示声音的信号的任何嵌入式或者有线或无线连接的装置，例如麦克风、麦克风阵列或者数字仪器(例如，具有乐器数字接口(midi)输出的仪器)。电装置1100可以包括全球导航卫星系统(gnss)装置1118(或对应的接口电路系统，如上所述)，例如全球定位系统(gps)装置。如现有技术所知，gnss装置1118可以与基于卫星的系统通信，并且可以基于从一个或多个gnss卫星接收的信息确定电装置1100的地理位置。
111.电装置1100可以包括其他输出装置1110(或对应的接口电路，如上所述)。其他输出装置1110 的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他装置提供信息的有线或无线发送器或者额外的储存装置。
112.电装置1100可以包括其他输入装置1120(或对应的接口电路，如上所述)。其他输入装置1120 的示例可以包括加速度计、陀螺仪、罗盘、图像俘获装置(例如，单视场或立体视场相机)、轨迹球、跟踪板、触控板、键盘、诸如鼠标、触笔的光标控制装置、触摸屏、接近传感器、麦克风、条形码读取器、快速响应(qr)码读取器、心电图(ecg)传感器、ppg(光电容积描记)传感器、电流皮肤响应传感器、任何其他传感器或者射频识别(rfid)读取器。
113.电装置1100可以具有任何期望的形状因子，例如手持或移动电装置(例如，手机、智能电话、移动互连网装置、音乐播放器、平板计算机、膝上型计算机、2合1可转换计算机、便携式一体式计算机、上网本计算机、超级本计算机、个人数字助理(pda)、超级移动个人计算机、便携式游戏控制台等)、台式电装置、服务器、机架级计算方案(例如，刀片、托盘或雪橇计算系统)、工作站或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、固定式游戏控制台、智能电视、车辆控制单元、数字照相机、数字视频录像机、可穿戴电装置或嵌入式计算系统(例如，作为车辆的部分的计算系统、智能家用电器、消费电子产品或设备、制造设备)。在一些实施例中，电装置 1100可以是处理数据的任何其他电子装置。在一些实施例中，电装置1100可以包括多个分立的物理部件。给定在各实施例中电装置1100可以被表现成的装置的范围，在一些实施例中，电装置1100可以被称为计算装置或计算系统。
114.图12示出了根据一些实施例的过程1200。在操作1202，该过程包括在封装基板上沉积第一金属层；在操作1204，该过程包括对第一金属层进行图案化以提供电耦合到封装基板的第一电源平面的至少部分；在操作1206，该过程包括在第一电源平面的至少部分上沉积电介质层；在操作1208，该过程包括将管芯电和机械地耦合到封装基板的上表面；以及在操作1210，该过程包括在电介质层和基板的上表面上沉积第二金属层以限定第二电源平面，使得第二电源平面至少部分位于由第一电源平面限定的凹陷内并且具有与第一电源平面的上表面共形的下表面。
115.在整个本说明书中，多种实例可以将所描述的部件、操作或结构实施为单个实例。尽管一种或多种方法的个体操作被例示和描述为独立的操作，但可以同时执行一个或多个个体操作，且不需要按照图示的次序执行操作。被呈现为示例性构造中的单独部件的结构和功能可以被实施为组合结构或部件。类似地，被呈现为单个部件的结构和功能可以被实施为单独的部件。这些和其他变型、修改、添加和改进落在本文主题的范围内。
116.尽管已参考特定示例性实施例描述了实施例的概要，但可以在不脱离本公开的实
施例的更广泛范围的情况下对这些实施例作出各种修改和改变。仅为方便起见，且在不希望自愿地将本技术的范围限制于任何单个公开内容或发明概念的情况下(如果实际上公开多于一个)，本发明主题的此类实施例在本文中可以单独地或共同地由术语“本发明”提及。
117.本文例示的实施例被充分详细地描述，以使本领域技术人员能够实践公开的教导。可以从其使用和推导其他实施例，从而可以作出结构和逻辑上的替换和修改而不脱离本公开的范围。因此，不应以限制性意义来理解具体实施方式，并且各实施例的范围仅受所附权利要求连同为此类权利要求赋予权利的等同物的完整范围的限定。
118.还将理解的是，虽然术语“第一”、“第二”等可能在本文中被用来描述各种元件，但是这些元件不应当被这些术语限定。这些术语只是用于将一个元件与另一元件区分开。例如，第一接触部可以被称为第二接触部，并且类似地，第二接触部可以被称为第一接触部，而不脱离本示例性实施例的范围。第一接触部和第二接触部两者都是接触部，但是它们不是同一接触部。
119.如示例性实施例的描述和所附示例中所使用的那样，单数形式的“一”和“所述”旨在也涵盖复数形式，除非上下文清楚地以其他方式来指示。还将理解的是，本文中所使用的术语“和/或”是指并且涵盖相关联的所列出的项目中的一个或多个项目的任何和全部可能的组合。还将理解的是，术语“包括”当在本说明书中使用时，指定存在所陈述的特征、整数、步骤、操作、元件、和/或部件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、部件、和/或其分组。
120.出于本公开的目的，短语“a和/或b”表示(a)、(b)或(a和b)。出于本公开的目的，短语“a、b和/或c”表示(a)、(b)、(c)、(a和b)、(a和c)、(b和c)或(a、b和c)。
121.在实施例中，短语“a位于b上”表示a的至少一部分与b的至少一部分直接物理接触或间接物理接触(在a和b之间有一个或多个其他特征)。
122.在本说明书中，“a与b相邻”表示a的至少一部分与b的至少一部分直接物理接触。
123.在本说明书中，“b在a和c之间”表示b的至少一部分在分开a和c的空间中或沿着该空间，并且b的至少一部分与a和c直接或间接物理接触。
124.在本说明书中，“a附接到b”表示a的至少一部分直接或间接地(在a和b之间具有一个或多个其他特征)机械附接到b的至少一部分。
125.说明书可以使用基于视角的描述，例如顶部/底部、内/外、之上/之下等。这样的描述仅仅用于方便论述，并非意在将本文描述的实施例的应用限于任何特定取向。
126.该描述可以使用短语“在实施例中”、“根据一些实施例”、“根据实施例”或“在实施例中”，它们均可以指相同或不同的实施例中的一个或多个。此外，结合本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。
127.本文所用的“耦合”表示两个或更多元件直接物理接触，或者两个或更多元件彼此间接物理接触，但仍然彼此协作或交互(即，一个或多个其他元件耦合或连接于被说成彼此耦合的元件之间)。术语“直接耦合”表示两个或更多个元件直接接触。
128.如本文所用，术语“模块”指的是执行一个或多个软件或固件程序、组合逻辑电路和/或提供所述功能的其他适当部件的asic、电子电路、片上系统、处理器(共享、专用或组)、固态装置、存储器(共享、专用或组)的部分，或包括所述的asic、电子电路、片上系统、处理器(共享、专用或组)、固态装置、存储器(共享、专用或组)。
129.如本文所用，在一些示例中“导电”可以指材料在20摄氏度下具有大于或等于107西门子每米(s/m)的电导率的性质。此类材料的示例包括cu、ag、al、au、w、zn和ni。
130.如本文所用，“集成电路结构”可以包括一个或多个微电子管芯。
131.在实施例的对应附图中，可以利用线表示信号、电流、电偏压或磁极性或电极性。一些线可能更粗，以表示更多成分的信号路径，和/或在一个或多个端部具有箭头，以指示主要信息流动方向。这样的指示并非意图进行限制。相反，可以结合一个或多个示例性实施例使用所述线以便于更容易地理解电路或逻辑单元。如设计需求或偏好所指定的，任何代表的信号、极性、电流、电压等都可以实际包括可以沿任一方向行进并可以利用任何适当类型的信号方案来实施的一个或多个信号。
132.在说明书中通篇采用的以及在权利要求中采用的术语“连接”是指被连接的元件之间的直接连接，例如，电、机械或磁连接，而没有任何中间装置。术语“耦合”是指直接或间接连接，例如，被连接的元件之间的直接电、机械或磁连接，或者通过一个或多个无源或有源中间装置的间接连接。术语“信号”可以指至少一个电流信号、电压信号、磁信号或者数据/时钟信号。“一”和“所述”的含义包括复数个引用对象。“在
……
中”的含义包括“在
……
中”和“在
……
上”。
133.术语“基本上”、“接近”、“大致”、“近似”和“大约”一般是指处于目标值的+/-10％以内(除非具体指定)。除非另行指出，否则使用序数形容词“第一”、“第二”、“第三”等描述共同物体只是表明正在引述类似物体的不同实例，而不是暗指所描述的物体必须在时间上、空间上、排序上或者以任何其他方式处于给定的序列。
134.出于实施例的目的，文中描述的各种电路和逻辑块中的晶体管是金属氧化物半导体(mos)晶体管或其衍生物，其中，mos晶体管包括漏极端子、源极端子、栅极端子和体块端子。晶体管和/或mos晶体管衍生物还包括三栅极晶体管和finfet晶体管、栅极全包围圆柱晶体管、隧道fet(tfet)、方线或者矩形带晶体管、铁电fet(fefet)或者任何其他实施晶体管功能的装置，例如，碳纳米管或者电子自旋装置。mosfet的对称源极端子和漏极端子是等同端子，并且在此处可互换使用。另一方面，tfet装置具有不对称的源极端子和漏极端子。本领域技术人员将认识到，可以使用其他晶体管，例如，双极结型晶体管(bjt pnp/npn)、bicmos、cmos、efet等，而不脱离本公开的范围。术语“mn”指示n型晶体管(例如，nmos、npn bjt等)，并且术语“mp”指示p型晶体管 (例如，pmos、pnp bjt等)。
135.示例
136.下文提供了实施例的一些示例。
137.示例1包括一种共形功率输送结构，包括：封装基板；与所述封装基板的上表面相邻并与其电耦合到所述封装基板的上表面的管芯；与所述封装基板的上表面相邻并与其电耦合的第一电源平面，所述第一电源平面还包括金属并且在其中限定一个或多个凹陷；包括金属的第二电源平面，所述第二电源平面至少部分地在所述第一电源平面的凹陷内并且具有与所述第一电源平面的所述上表面共形的下表面；以及所述第一电源平面和所述第二电源平面之间的电介质材料。
138.示例2包括根据示例1所述的主题，其中所述第一电源平面对应于通往所述封装基板的一个或多个第一电通路，并且所述第二电源平面对应于通往所述封装基板的一个或多个第二电通路。
139.示例3包括根据示例2所述的主题，其中所述第一电源平面包括电耦合到所述封装基板的所述上表面的一个或多个互连，以及一个或多个从所述一个或多个互连中的至少一些互连延伸离开所述封装基板的所述上表面的过孔。
140.示例4包括根据示例1所述的主题，其中所述第一和第二电源平面在由所述凹陷限定的区域中彼此共面。
141.示例5包括根据示例1所述的主题，其中所述第二电源平面具有颗粒状微结构，该颗粒状微结构包括随机分布的颗粒，所述颗粒彼此之间呈现出基本非线性的颗粒与颗粒边界。
142.示例6包括根据示例5所述的主题，其中所述颗粒具有从大约10微米到大约100微米范围中的尺寸。
143.示例7包括根据示例5所述的主题，其中所述颗粒状微结构具有大约5％的最大孔隙度。
144.示例8包括根据示例5所述的主题，还包括在所述封装基板和所述第一电源平面中的至少一者和所述第二电源平面之间的缓冲层，其中与所述第一电源平面和所述封装基板之间的界面相比，所述缓冲层和所述第二电源平面之间的界面具有不平坦构造，其中，所述第二电源平面的一些颗粒至少部分地嵌入所述缓冲层的凹槽内。
145.示例9包括根据示例8所述的主题，其中所述缓冲层包括铟、银、金、锡、铅、钛、镍、钒或其合金中的至少一种。
146.示例10包括根据示例1所述的主题，还包括：在所述管芯和所述第二电源平面之间的热机械缓冲材料，所述缓冲材料的杨氏模量小于大约10吉帕斯卡。
147.示例11包括根据示例10所述的主题，其中所述缓冲材料包括环氧树脂。
148.示例12包括一种三维堆叠管芯组件，包括：封装基板；在所述封装基板上彼此堆叠设置的材料层级的堆叠体，所述层级包括与所述基板的上表面相邻的第一层级，以及与所述第一层级的上表面相邻的第二层级，其中：所述第一层级包括：与所述封装基板的上表面相邻并与其电耦合的基础管芯；与所述封装基板的所述上表面相邻并与其电耦合的第一电源平面，所述第一电源平面还包括金属并且在其中限定一个或多个凹陷；包括金属的第二电源平面，所述第二电源平面至少部分地在所述第一电源平面的凹陷内并且具有与所述第一电源平面的所述上表面共形的下表面；以及在所述第一电源平面和所述第二电源平面之间的电介质材料；并且所述第二层级包括电耦合到所述封装基板的一个或多个顶部管芯。
149.示例13包括根据示例12所述的主题，其中所述一个或多个顶部管芯嵌入在模制化合物中。
150.示例14包括根据示例12所述的主题，其中所述第二电源平面延伸到所述第二层级，使得所述一个或多个顶部管芯嵌入在所述第二电源平面中。
151.示例15包括根据示例14所述的主题，还包括：在所述封装基板和所述第一电源平面中的至少一者和所述第二电源平面之间的第一缓冲层；以及在所述第二电源平面和所述一个或多个顶部管芯的上表面之间的第二缓冲层，其中：与所述第一电源平面和所述封装基板之间的界面相比，所述第一缓冲层和所述第二电源平面之间的界面，以及所述第二缓冲层和所述第二电源平面之间的界面都具有不平坦构造，其中，所述第二电源平面的一些颗粒至少部分地嵌入在所述第一缓冲层和所述第二缓冲层的凹槽内。
152.示例16包括根据示例12所述的主题，其中所述一个或多个顶部管芯包括延伸穿过所述第二层级的整体的单个管芯。
153.示例17包括一种系统，包括：一个或多个处理单元；耦合到所述一个或多个处理单元的存储器；以及耦合到所述一个或多个处理单元和所述存储器的三维堆叠管芯组件，并且所述三维堆叠管芯组件包括：封装基板；在所述封装基板上彼此堆叠设置的材料层级的堆叠体，所述层级包括与所述基板的上表面相邻的第一层级，以及与所述第一层级的上表面相邻的第二层级，其中：所述第一层级包括：与所述封装基板的上表面相邻并与其电耦合的基础管芯；与所述封装基板的所述上表面相邻并与其电耦合的第一电源平面，所述第一电源平面还包括金属并且在其中限定一个或多个凹陷；包括金属的第二电源平面，所述第二电源平面至少部分地在所述第一电源平面的凹陷内并且具有与所述第一电源平面的所述上表面共形的下表面；以及在所述第一电源平面和所述第二电源平面之间的电介质材料；并且所述第二层级包括电耦合到所述封装基板的一个或多个顶部管芯。
154.示例18包括根据示例17所述的主题，其中所述一个或多个顶部管芯嵌入在模制化合物中。
155.示例19包括根据示例17所述的主题，其中所述第二电源平面延伸到所述第二层级，使得所述一个或多个顶部管芯嵌入在所述第二电源平面中。
156.示例20包括根据示例17所述的主题，其中所述一个或多个顶部管芯包括延伸穿过所述第二层级的整体的单个管芯。
157.示例21包括一种制造共形功率输送结构的方法，所述方法包括：在封装基板上沉积第一金属层；对第一金属层进行图案化以提供电耦合到封装基板的第一电源平面的至少部分；在第一电源平面的至少部分上沉积电介质层；将管芯电和机械地耦合到封装基板的上表面；以及在电介质层和基板的上表面上沉积第二金属层，以限定第二电源平面，使得第二电源平面至少部分在由第一电源平面限定的凹陷内并且具有与第一电源平面的上表面共形的下表面。
158.示例22包括根据示例21所述的主题，其中，所述第二金属层是通过冷喷涂工艺沉积的。
159.示例23包括根据示例22所述的主题，其中，所述第一金属层和所述第二金属层两者都是通过冷喷涂工艺沉积的。
160.示例24包括根据示例21所述的主题，其中，第一电源平面的至少部分包括互连；在第一电源平面的至少部分上沉积电介质层包括在互连上沉积电介质层；并且所述方法还包括：对电介质层进行图案化以在互连的上表面处在其中限定开口；对第二金属层进行图案化以在其中限定与互连的上表面处的开口配准的过孔孔洞；以及利用导电材料填充过孔孔洞以限定过孔，第一电源平面包括互连和过孔。
161.示例25包括根据示例21所述的主题，还包括：在基础管芯和第二电源平面之间提供环氧树脂。
162.示例26包括通过根据示例21-25所述的方法中的任一种的工艺制造的产品。
163.在以上说明书中，已参考具体的示例性实施例给出了详细描述。然而，显然可以对本公开的示例性实施例做出各种修改和改变，而不脱离所附权利要求中阐述的本公开的更宽的实质和范围。相应地，应当从例示的意义上而非从限定的意义上来考虑说明书和附图。
此外，上文对(多个)实施例以及其他示例性语言的使用未必是指同一实施例或者同一示例，而是可以指不同的和有区别的实施例，也可能指同一实施例。