驱动背板及显示面板的制作方法

1.本技术涉及显示技术领域，具体涉及一种驱动背板及显示面板。


背景技术：

2.在大尺寸显示中，尤其是对于以有源矩阵型oled(active matrix oled，amoled)显示面板为代表性的电流型驱动显示面板而言，实现量产化需要对电流驱动能力以及大面积制程均匀性进行双重考量。目前，氧化物半导体材料制成的薄膜晶体管(thin film transistor，tft)相较于非晶硅材料或者多晶硅材料制成的tft，因氧化物半导体材料具有更高的迁移率，氧化物半导体tft能够以更高的速度动作而具有更高的电流驱动能力，故氧化物半导体tft成为当今量产大尺寸amoled显示面板的重要器件。
3.一方面，不同电路对tft的要求并非相同，同一电路对各个tft的要求也并非相同。一些tft仅作为开关功能器件，从而对其电流驱动能力要求不高；而一些tft需要根据自身电流驱动能力决定功能性的发挥，从而对其电流驱动能力具有一定要求。另一方面，窄边框显示面板的市场需求更为强烈。
4.因此，有必要提供一种显示面板，满足窄边框之需的同时，还具有不同电流驱动能力的多个氧化物半导体tft。


技术实现要素：

5.为解决上述技术问题，本技术提供一种驱动背板及显示面板，其具有尺寸不同且迁移率不同的多个氧化物半导体tft，在缩小边框的同时，提供具备不同电流驱动能力的多个氧化物半导体tft，保证相应电路具备实际所需的功能。
6.第一方面，本技术提供一种驱动背板，其包括：
7.基板；
8.薄膜晶体管层，所述薄膜晶体管层设于所述基板之上，所述薄膜晶体管层包括至少一第一晶体管以及至少一第二晶体管；其中，
9.所述第一晶体管包括第一氧化物半导体沟道，所述第二晶体管包括第二氧化物半导体沟道，所述第一氧化物半导体沟道的宽度小于所述第二氧化物半导体沟道的宽度，且所述第一氧化物半导体沟道的迁移率小于所述第二氧化物半导体沟道的迁移率。
10.在本技术提供的驱动背板中，所述第一氧化物半导体沟道的宽度小于预设值，所述第二氧化物半导体沟道的宽度大于或者等于所述预设值，所述预设值介于15微米至25微米之间。
11.在本技术提供的驱动背板中，所述预设值为20微米。
12.在本技术提供的驱动背板中，所述薄膜晶体管层包括依次层叠设置的第一氧化物半导体层、第一绝缘层、第二氧化物半导体层以及第二绝缘层；其中，
13.所述第一氧化物半导体层包括所述第一氧化物半导体沟道，所述第二氧化物半导体层包括所述第二氧化物半导体沟道；
14.所述第一绝缘层包括第一绝缘部，所述第二绝缘层包括第二绝缘部，所述第一绝缘部设置在所述第一氧化物半导体沟道远离所述基板的一侧，所述第二绝缘部设置在所述第二氧化物半导体沟道远离所述基板的一侧。
15.在本技术提供的驱动背板中，所述第二绝缘层还包括第三绝缘部，所述第三绝缘部设置在所述第一绝缘部远离所述基板的一侧。
16.在本技术提供的驱动背板中，所述第一绝缘层还包括第四绝缘部，所述第四绝缘部设置在所述第二氧化物半导体沟道靠近所述基板的一侧。
17.在本技术提供的驱动背板中，所述第一绝缘层的氢含量大于所述第二绝缘层的氢含量。
18.在本技术提供的驱动背板中，所述第二氧化物半导体层包括第一子半导体层以及第二子半导体层；
19.所述第一子半导体层设置在所述第二绝缘部靠近所述基板的一侧，所述第二子半导体层设置在所述第一子半导体层靠近所述基板的一侧，所述第一子半导体层和所述第二子半导体层二者中的至少一者的迁移率大于所述第一氧化物半导体层的迁移率。
20.在本技术提供的驱动背板中，所述第一子半导体层覆盖所述第二子半导体层。
21.在本技术提供的驱动背板中，所述第二子半导体层包括第一部分以及围绕第一部分设置的第二部分；其中，
22.所述第一部分在所述基板上的正投影与所述第一子半导体层在所述基板上的正投影重合，所述第二部分设有源漏极接触区或所述第一子半导体层设有所述源漏极接触区。
23.第二方面，本技术还提供一种显示面板，所述显示面板包括以上任一种驱动背板。
24.本技术提供的驱动背板及显示面板，通过设置沟道宽度不同且迁移率不同的多个氧化物半导体tft，通过缩小tft所占空间以实现边框的缩减，从而满足窄边框的市场需要；同时，还提供具备不同电流驱动能力的多个氧化物半导体tft，保证相应电路具备实际所需的功能，提升显示面板的显示品质。
附图说明
25.图1为本技术实施例提供的驱动背板的第一种结构示意图；
26.图2为本技术实施例提供的驱动背板的第二种结构示意图；
27.图3为本技术实施例提供的驱动背板的第三种结构示意图；
28.图4为本技术实施例提供的驱动背板的第四种结构示意图；
29.图5为本技术实施例提供的驱动背板的第五种结构示意图；
30.图6为本技术实施例提供的驱动背板的第六种结构示意图；
31.图7为本技术实施例提供的驱动背板的第七种结构示意图；
32.图8a至图8j表示图3示出的本技术实施例提供的驱动背板制备过程的横截面图。
具体实施方式
33.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基
于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
34.此外，本技术的说明书和权利要求书中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。由于本技术采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。
35.请参阅图1，图1为本技术实施例提供的驱动背板的第一种结构示意图。如图1所示，本实施例提供的驱动背板100包括基板10以及薄膜晶体管层30。
36.其中，基板10采用透明且具有绝缘性的基板，如玻璃基板、硅基板、具有良好耐热性能的塑料基板等。
37.其中，薄膜晶体管层30设于基板10之上，薄膜晶体管层30包括多个薄膜晶体管(以下简称tft)以及信号走线。多个tft中至少包括氧化物半导体tft，还可以包括低温多晶硅tft以及非晶硅tft中的一种或者两种。多个tft中至少包括顶栅型结构的tft，还可以包括底栅型结构的tft。
38.其中，薄膜晶体管层30包括至少一第一晶体管301以及至少一第二晶体管302。
39.第一晶体管301以及第二晶体管302为氧化物半导体tft。相较于非晶硅tft或者低温多晶硅tft，氧化物半导体tft能够以更高的速度动作而具有更高的电流驱动能力。
40.第一晶体管301以及第二晶体管302为顶栅型结构的tft。相较于底栅型结构的tft，顶栅型结构的tft具有更好的电流驱动特性。如果在以amoled显示面板为代表的电流型驱动显示面板中采用底栅型结构的tft，则会产生较大的寄生电容，影响显示面板产品的驱动特性，与amoled显示面板的高电流驱动能力要求相悖。
41.具体的，第一晶体管301包括第一氧化物半导体沟道311，第二晶体管302包括第二氧化物半导体沟道331，第一氧化物半导体沟道311的宽度小于第二氧化物半导体沟道331的宽度，且第一氧化物半导体沟道311的迁移率小于第二氧化物半导体沟道331的迁移率。
42.对于驱动背板100所包括的多个tft而言，可根据功能划分为两种类型，一类为开关tft，另一类为提供电流tft。在工作过程中，流经开关tft的导通电流较小，故对开关tft的电流驱动能力要求不高；而流经提供电流tft的导通电流较大，以确保提供电流tft能在预设时间段完成充电，故对提供电流tft的驱动能力具有一定要求。
43.而决定tft导通电流大小的关系公式为：i＝w/2luc(vgs-vth)2，其中，i为tft的导通电流，w为tft的沟道宽度，l为tft的沟道长度，u为tft的半导体沟道的载流子迁移率，c为单位面积的绝缘层电容，vgs为tft的栅极相对于源极的电压，vth为tft的阈值电压。
44.可知，u、w和l都是影响tft导通电流大小的主要因素。在tft中，l的变化会对tft的开关电压和稳定性有很大影响，并且l值过小容易导致源漏极金属发生短路，因此，不宜为提高tft的导通电流而调整tft的沟道长度。故调整tft的沟道宽度以及载流子迁移率(以下简称迁移率)为提高导通电流的可行方法。
45.故在本实施例提供的驱动背板100中，通过设置不同沟道宽度第一晶体管301和第二晶体管302以提供具备不同电流驱动能力的氧化物半导体tft，具体的，第一晶体管301的沟道宽度小于第二晶体管302的沟道宽度，即第一氧化物半导体沟道311的宽度小于第二氧化物半导体沟道331的宽度。较于第二晶体管302，第一晶体管301的电流驱动能力较弱，从
而第一晶体管301可作为开关用tft，第二晶体管302作为提供电流用tft。
46.且进一步通过设置具有不同迁移率的第一晶体管301和第二晶体管302，以提供具备不同电流驱动能力的氧化物半导体tft。具体的，第一氧化物半导体沟道311的迁移率小于第二氧化物半导体沟道331的迁移率。如此设置的目的在于，提高第一氧化物半导体沟道311迁移率的同时，缩减第一氧化物半导体沟道311的宽度。
47.基于沟道宽度的缩减，tft的尺寸得以缩减，可减小tft在驱动背板100中所占空间。而电流驱动用tft常设于非显示区，电流驱动用tft尺寸大小影响非显示区大小，故基于第二氧化物半导体沟道331的迁移率大于第一氧化物半导体沟道311的迁移率，有利于满足窄边框的市场需要。
48.在一些实施例中，第一氧化物半导体沟道311的宽度小于预设值，第二氧化物半导体沟道331的宽度大于或者等于预设值，且预设值介于15微米至25微米之间。从而当tft的半导体沟道宽度大于或者等于预设值时，所述tft的半导体沟道采用高迁移率的氧化物半导体材料；当tft的半导体沟道宽度小于预设值时，所述tft的半导体沟道采用相对较低迁移率的氧化物半导体材料。具体的，预设值可以为15微米、17微米、20微米、23微米以及25微米中的一者。
49.在一些实施例中，预设值为20微米，即当tft的半导体沟道宽度大于或者等于20微米时，所述tft的半导体沟道采用高迁移率的氧化物半导体材料；当tft的半导体沟道宽度小于20微米时，所述tft的半导体沟道采用相对较低迁移率的氧化物半导体材料。
50.本实施例中，第一氧化物半导体沟道311可采用铟镓锌氧化物(igzo)材料，具体的，第一氧化物半导体沟道311的主要成分比可为in:ga:zn:o＝1:1:1:4。第一氧化物半导体沟道311的厚度介于100埃至1000埃之间。
51.本实施例中，第二氧化物半导体沟道331可采用铟镓锌锡氧化物(igzto)材料，其中，为提高第二晶体管302的电流驱动能力，采用in含量较高的材料。具体的，使第二氧化物半导体沟道331的in与其它金属元素的成分比大于1:1。第二氧化物半导体沟道331的厚度介于100埃至1000埃之间。
52.请继续参见图1，在一些实施例中，薄膜晶体管层30包括依次层叠设置的第一氧化物半导体层31、第一绝缘层32、第二氧化物半导体层33、第二绝缘层34、栅极层35、层间介质层36以及源漏极金属层37。
53.其中，第一氧化物半导体层31包括第一氧化物半导体沟道311，第二氧化物半导体层33包括第二氧化物半导体沟道331。
54.其中，第一绝缘层32包括第一绝缘部321，第二绝缘层34包括第二绝缘部341，第一绝缘部321设置在第一氧化物半导体沟道311远离10基板的一侧，第二绝缘部341设置在第二氧化物半导体沟道331远离基板10的一侧。
55.需要注意的是，在本技术提供的实施例中，第一绝缘层32的氢含量大于第二绝缘层34的氢含量。第一绝缘部321为第一晶体管301的栅极绝缘部，第二绝缘部341为第二晶体管302的栅极绝缘部，栅极绝缘部的氢含量高低会基于氢扩散而导致tft的阈值电压以及可靠性发生变化。
56.在本实施例提供的驱动背板100中，通过将氢含量较低的第二绝缘部341设于具有较高迁移率的第二氧化物半导体沟道331远离基板10的一侧，能够有效减小第二绝缘部341
中的氢原子向第二氧化物半导体沟道331扩散的现象，从而有效避免第二晶体管302基于氢扩散而产生的阈值电压负偏问题；通过将氢含量较高的第一绝缘部321设于具有较低迁移率的第一氧化物半导体沟道311远离基板10的一侧，有利于第一氧化物半导体沟道311中一些额外氧缺陷的钝化，能够有效改善第一晶体管301的可靠性。
57.其中，第一绝缘层32可为氧化硅材料，其厚度为300埃-1000埃；第二绝缘层34可为氧化硅材料，厚度为500埃-2000埃。
58.其中，栅极层35包括第一栅极部351以及第二栅极部352。第一栅极部351设置在第一绝缘部321远离基板10的一侧，第二栅极部352设置在第二绝缘部341远离基板10的一侧。
59.其中，栅极层35可采用单层或者双层结构。栅极层35可为单层结构，其材料可为铜(cu)或者铝(al)，厚度介于1000埃-5000埃之间。栅极层35可为双层结构，则靠近基板10一侧的第一子栅极层可为过渡金属材料，如钼(mo)、钛(ti)、钨(w)、铬(cr)、镍(ni)以及以上金属的合金材料，其厚度为50埃-500埃；则设置在第一子栅极层远离基板10一侧的第二子栅极层可为金属材料，如铜(cu)或者铝(al)，厚度介于1000埃-5000埃之间。
60.其中，层间介质层36设置在栅极层35远离基板10的一侧，且层间介质层36覆盖第一氧化物半导体层31、第一绝缘层32、第二氧化物半导体层33、第二绝缘层34以及栅极层35。层间介质层36的材料可采用硅氧化合物材料、硅氮化合物材料、高介电常数介质材料(如氧化铝、氧化铪、氧化锆等)以及有机介质材料中的一种或者多种组合。层间介质层36设有第一源漏极接触孔以及第二源漏极接触孔，第一氧化物半导体层31通过第一源漏极接触孔露出，第二氧化物半导体层33通过第二源漏极接触孔露出。
61.其中，源漏极金属层37设置在层间介质层36远离基板10的一侧，源漏极金属层37包括第一源漏极金属部以及第二源漏极金属部，第一源漏极金属部通过第一源漏极接触孔与第一氧化物半导体层31搭接，第二源漏极金属部通过第二源漏极接触孔与第二氧化物半导体层33搭接。
62.请继续参见图1，在一些实施例中，驱动背板100还包括缓冲层20以及钝化层40。
63.其中，缓冲层20设于基板10与薄膜晶体管层30之间，缓冲层20对薄膜晶体管层30起到缓冲保护作用。缓冲层20可以是单层或者多层结构，其可为硅氮化合物、硅氧化合物以及硅氮氧化合物中的一种或者多种材料。缓冲层20的厚度介于2000埃至5000埃之间。
64.其中，钝化层40设于薄膜晶体管层30远离基板10的一侧，钝化层40对薄膜晶体管层30起到绝缘保护作用。钝化层40可为硅氧化合物薄膜，钝化层40的厚度介于1000埃至5000埃之间。
65.在一些实施例中，请参见图2，图2为本技术实施例提供的驱动背板的第二种结构示意图。如图2所示，本实施例与前述实施例的区别在于：第二绝缘层34还包括第三绝缘部342。其中，第三绝缘部342设置在第一绝缘部321远离基板10的一侧。即第三绝缘部342为第一晶体管301的栅极绝缘部，且位于第一绝缘部321远离基板10的一侧。故第一晶体管301具有两栅极绝缘部，且所述两栅极绝缘部层叠设置，且第一绝缘部321的氢含量小于第三绝缘部342。
66.在本实施例提供的驱动背板100中，第一晶体管301的栅极绝缘部的厚度为第一绝缘部321和第三绝缘部342的厚度之和，第二晶体管302的栅极绝缘部的厚度为第二绝缘部341的厚度，而第二绝缘部341和第三绝缘部342皆由第二绝缘层34形成，即第二绝缘部341
的厚度与第三绝缘部342的厚度相等。
67.故，一方面，第一晶体管301的栅极绝缘部厚度大于第二晶体管302的栅极绝缘部厚度，从而第一晶体管301相较于第二晶体管302能够具有更高的栅极耐压性，可提高第一晶体管301的阈值电压，进而增强第一晶体管301的稳定性。另一方面，第二晶体管302的栅极绝缘部厚度小于第一晶体管301的栅极绝缘部厚度，从而第二晶体管302相较于第一晶体管301能够具有更低的栅极耐压性，因此，能进一步提高第二晶体管302的电流驱动能力。
68.请参见图3，图3为本技术实施例提供的驱动背板的第三种结构示意图。如图3所示，本实施例与前述实施例的区别在于：第一绝缘层32还包括第四绝缘部322。其中，第四绝缘部322设置在第二氧化物半导体沟道331靠近基板10的一侧。
69.在本实施例提供的驱动背板100中，第四绝缘部322设置在第二氧化物半导体沟道331靠近基板10的一侧，则第四绝缘部322对于第二晶体管302而言，起到缓冲、绝缘作用的同时，还将第二氧化物半导体沟道331垫高了。即在整面沉积第一绝缘层32后，无需对第二晶体管302对应区域的部分第一绝缘层32进行去除，可省去一道光罩及黄光制程，从而减少制程成本。
70.请参见图4，图4为本技术实施例提供的驱动背板的第四种结构示意图。如图4所示，本实施例与前述实施例的区别在于：第二氧化物半导体层33包括第一子半导体层3301以及第二子半导体层3302。
71.其中，第一子半导体层3301设置在第二绝缘部341靠近基板10的一侧，第二子半导体层3302设置在第一子半导体层3301靠近基板10的一侧，第一子半导体层3301和第二子半导体层3302二者中的至少一者的迁移率大于第一氧化物半导体层31的迁移率。从而通过双层半导体层的结构进一步调整第二晶体管302的迁移率。
72.在一些具体的实施例中，第一子半导体层3301的迁移率大于第一氧化物半导体层31的迁移率，第二子半导体层3302的迁移率与第一氧化物半导体层31的迁移率一致。
73.本实施例中，具有相对较高迁移率的半导体层更靠近第二绝缘部341，也即具有相对较高迁移率的半导体层更靠近栅极绝缘层，从而第二晶体管302具有更为凸显的高迁移率特性。
74.在一些具体的实施例中，第二子半导体层3302的迁移率大于第一氧化物半导体层31的迁移率，第一子半导体层3301的迁移率与第一氧化物半导体层31的迁移率一致。
75.本实施例中，具有相对较高迁移率的半导体层更远离第二绝缘部341，也即具有相对较高迁移率的半导体层更远离栅极绝缘层，从而第二晶体管302具有高迁移率特性的同时，稳定性得以保证。
76.在一些具体的实施例中，第一子半导体层3301的迁移率以及第二子半导体层3302的迁移率也可都大于第一氧化物半导体层31的迁移率。
77.值得一提的是，要实现第一子半导体层3301和第二子半导体层3302之间迁移率差异，第一方面，可通过调整in与如zn、ga、sn等中的一种或多种金属元素的成分比，比例大于1，则迁移率升高；比例小于1，则迁移率降低。第二方面，在半导体层材料成分不变的情况下，使用结晶的半导体层，一定程度上也能提升迁移率。
78.请参见图5，图5为本技术实施例提供的驱动背板的第五种结构示意图。如图5所示，本实施例与前述实施例的区别在于：第一子半导体层3301覆盖第二子半导体层3302。从
而第二子半导体层3302在基板10上的正投影完全落入第一子半导体层3301在基板10上的正投影。如此结构设置的目的在于，第一子半导体层3301对第二子半导体层3302起到保护作用。在一些具体的实施例中，第一子半导体层3301的宽度需超出第二子半导体层3302至少2微米。
79.值得一提的是，在本实施例中，在第一子半导体层3301远离基板的一侧形成源漏极接触区即可。
80.请参见图6，图6为本技术实施例提供的驱动背板的第六种结构示意图。如图6所示，本实施例与前述实施例的区别在于：第二子半导体层3302包括第一部分以及围绕第一部分设置的第二部分；其中，第一部分在基板10上的正投影与第一子半导体层3301在基板10上的正投影重合。并且，在第二部分远离基板10的一侧设有源漏极接触区，从而源漏极金属层37通过源漏极接触孔与第二子半导体层3302的第二部分接触。
81.具体的，第二子半导体层3302的迁移率可高于第一子半导体层3301的迁移率，从而将源漏极接触区设置在第二部分上可利于改善源漏极接触特性。
82.请参见图7，图7为本技术实施例提供的驱动背板的第七种结构示意图。如图7所示，本实施例与前述实施例的区别在于：在第一子半导体层3301远离基板10的一侧设有源漏极接触区，从而源漏极金属层37通过源漏极接触孔与第一子半导体层3301接触。
83.具体的，第一子半导体层3301的迁移率可高于第二子半导体层3302的迁移率，从而将源漏极接触区设置在第一子半导体层3301上可利于改善源漏极接触特性。
84.第二方面，本技术还提供一种驱动背板的制作方法，请参阅图8a至图8j。图8a至图8j表示图3示出的本技术实施例提供的驱动背板制备过程的横截面图。在此，以图3示出驱动背板结构进行示例性说明。
85.请参见图8a，步骤一，提供一基板10，并于基板10上利用等离子体增强化学气相沉积(plasma enhanced chemical vapor deposition，pecvd)工艺沉积制备缓冲层20。
86.请参见图8b，步骤二，在缓冲层20远离基板10的一侧沉积第一氧化物半导体层31，并图案化第一氧化物半导体层31，以蚀刻形成第一氧化物半导体沟道311。
87.请参见图8c，步骤三，在第一氧化物半导体层31远离基板10的一侧，利用pecvd工艺整面沉积第一绝缘层32，以覆盖第一氧化物半导体沟道311。
88.请参见图8d，步骤四，在第一绝缘层32远离基板10的一侧沉积第二氧化物半导体层33，并图案化第二氧化物半导体层33，以蚀刻形成第二氧化物半导体沟道331，使第二氧化物半导体沟道331的宽度大于第一氧化物半导体沟道的311宽度。
89.请参见图8e，步骤五，在第二氧化物半导体层33远离基板10的一侧，利用pecvd工艺整面沉积第二绝缘层34，以覆盖第二氧化物半导体沟道331。
90.请参见图8f，步骤六，在第二绝缘层34远离基板的一侧沉积栅极层35，并图案化，其中，采用湿法蚀刻栅极层35形成第一栅极部351以及第二栅极部352，使第一栅极部351设置在第一绝缘层32远离基板10的一侧，第二栅极部352设置在第二绝缘层34远离基板10的一侧。
91.请参见图8g，步骤七，采用顶栅自对准工艺，即利用第一栅极部351以及第二栅极部352的图案作为蚀刻掩膜版，采用等离子体(plasma)蚀刻第二绝缘层34和第一绝缘层32，以图案化第二绝缘层34以及第一绝缘层32，形成第一绝缘部321、第二绝缘部341、第三绝缘
部342以及第四绝缘部322。
92.请参见图8h，步骤八，采用pecvd工艺，沉积层间介质层36，并图案化形成第一源漏极接触孔以及第二源漏极接触孔，从而第一氧化物半导体层31通过第一源漏极接触孔露出，第二氧化物半导体层33将第二源漏极接触孔露出。
93.请参见图8i，步骤九，在层间介质层36远离基板10的一侧沉积源漏极金属层37并图案化形成第一源漏极金属部以及第二源漏极金属部，其中，采用湿法蚀刻工艺形成源漏极图案。从而第一源漏极金属部经第一源漏极接触孔与第一氧化物半导体层31搭接，第二源漏极金属部经第二源漏极接触孔与第二氧化物半导体层33搭接。
94.请参见图8j，步骤十，采用pecvd工艺，在层间介质层36远离基板10的一侧沉积钝化层40，完成如图3所示的包括了为顶栅型结构的第一晶体管301以及第二晶体管302的驱动背板制备。
95.第三方面，本技术还提供一种显示面板，所述显示面板包括以上任一种驱动背板。本技术提供的显示面板，通过设置沟道宽度不同且迁移率不同的多个氧化物半导体tft，通过缩小tft所占空间以实现边框的缩减，从而满足窄边框的市场需要；同时，还提供具备不同电流驱动能力的多个氧化物半导体tft，保证相应电路具备实际所需的功能，提升显示面板的显示品质。
96.以上仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。