封装基板以及包括该封装基板的半导体封装的制作方法

实施方式涉及封装基板以及包括该封装基板的半导体封装。

背景技术：

1、在最近的电子产品市场中，对便携式设备的需求持续增长，因此，已经要求减小安装在便携式设备上的电子部件的尺寸和重量。随着对电子产品的优异性能、高速度和紧凑性的要求，其上安装有半导体封装的封装基板需要精细的电路、优异的电性能、优异的可靠性、高速度传输结构和良好的性能。

技术实现思路

1、根据一些实施方式，一种封装基板可以包括：电介质层；在电介质层上的导电焊盘和布线图案；在电介质层上的保护层，该保护层覆盖布线图案；以及在电介质层的顶表面和保护层的底表面之间的底切区域，该底切区域暴露布线图案的侧壁。底切区域的宽度可以小于布线图案的宽度。

2、根据一些实施方式，一种封装基板可以包括：电介质层；在电介质层的底表面上的下导电焊盘和下布线图案；在电介质层的顶表面上的上导电焊盘和上布线图案；在电介质层的底表面上的下保护层，该下保护层覆盖下布线图案并具有暴露电介质层的底表面的一部分的第一开口；在电介质层的顶表面上的上保护层，该上保护层覆盖上布线图案并具有暴露电介质层的顶表面的一部分的第二开口；在电介质层和下保护层之间的下底切区域，该下底切区域从第一开口延伸以暴露下布线图案的侧壁；以及在电介质层和上保护层之间的上底切区域，该上底切区域从第二开口延伸以暴露上布线图案的侧壁。下底切区域的宽度可以小于下布线图案的宽度。

3、根据一些实施方式，一种半导体封装可以包括：具有彼此相反的顶表面和底表面的封装基板；安装在封装基板的顶表面上的半导体芯片；在封装基板上的模制层，该模制层覆盖半导体芯片；以及在封装基板的底表面上的多个外部接合端子。该封装基板可以包括：电介质层；在电介质层的底表面上的多个下导电焊盘和多个下布线图案；在电介质层的顶表面上的多个上导电焊盘和多个上布线图案；在下导电焊盘的表面上的多个下镀覆图案；在上导电焊盘的表面上的多个上镀覆图案；在电介质层的底表面上的下保护层，该下保护层覆盖下布线图案并具有暴露电介质层的底表面的一部分的第一开口；在电介质层的顶表面上的上保护层，该上保护层覆盖上布线图案并具有暴露电介质层的顶表面的一部分的第二开口；在电介质层和下保护层之间的多个下底切区域，该下底切区域从第一开口延伸以暴露下布线图案的侧壁；以及在电介质层和上保护层之间的多个上底切区域，该上底切区域从第二开口延伸以暴露上布线图案的侧壁。每个下底切区域的宽度可以小于每个下布线图案的宽度。每个上底切区域的宽度可以小于每个上布线图案的宽度。

技术特征：

1.一种封装基板，包括：

2.根据权利要求1所述的封装基板，其中：

3.根据权利要求1所述的封装基板，其中所述底切区域的所述宽度随着距所述布线图案的距离增大而减小。

4.根据权利要求1所述的封装基板，其中所述保护层的面对所述底切区域的部分具有圆化的侧壁。

5.根据权利要求1所述的封装基板，其中：

6.根据权利要求1所述的封装基板，其中所述底切区域的所述宽度是所述布线图案的所述宽度的0.2倍至0.7倍。

7.根据权利要求1所述的封装基板，其中所述布线图案的所述宽度在15μm至25μm的范围内。

8.根据权利要求1所述的封装基板，还包括在所述导电焊盘上的镀覆图案，所述保护层具有暴露所述导电焊盘上的所述镀覆图案的第二开口。

9.根据权利要求8所述的封装基板，其中所述镀覆图案包括与所述导电焊盘的金属材料不同的金属材料。

10.一种封装基板，包括：

11.根据权利要求10所述的封装基板，其中所述上底切区域的宽度小于所述上布线图案的宽度。

12.根据权利要求10所述的封装基板，其中所述下底切区域的所述宽度在从所述下布线图案的所述侧壁朝向所述第一开口的方向上逐渐减小。

13.根据权利要求10所述的封装基板，其中所述下保护层的面对所述下底切区域的部分具有圆化的侧壁。

14.根据权利要求10所述的封装基板，其中所述下保护层和所述上保护层包括阻焊剂。

15.根据权利要求10所述的封装基板，其中所述下导电焊盘、所述上导电焊盘、所述下布线图案和所述上布线图案中的每个包括铜。

16.根据权利要求10所述的封装基板，还包括：

17.根据权利要求16所述的封装基板，其中所述下镀覆图案和所述上镀覆图案包括与所述下导电焊盘和所述上导电焊盘的金属材料不同的金属材料。

18.一种半导体封装，包括：

19.根据权利要求18所述的半导体封装，其中所述下底切区域中的一个在所述外部接合端子中的相邻的外部接合端子之间。

20.根据权利要求18所述的半导体封装，其中所述模制层填充所述上底切区域。

技术总结
本公开提供了封装基板以及包括该封装基板的半导体封装。该封装基板包括：电介质层；在电介质层上的导电焊盘和布线图案；在电介质层上的保护层，该保护层覆盖布线图案；以及在电介质层和保护层的相对表面之间的底切区域，该底切区域暴露布线图案的侧壁，并且底切区域的宽度小于布线图案的宽度。

技术研发人员：金承玟
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/13