一种嵌入式封装结构的制作方法与流程

1.本发明涉及集成电路制造领域，特别是涉及一种嵌入式封装结构的制作方法。


背景技术：

2.随着电子产品不断朝着高密度、小型化的方向发展，嵌入式封装结构技术已经成为电子元件封装技术领域的热点研究内容之一，其构造及制造程序简述如下。首先，将电子元件(例如主动元件)内埋于绝缘基板中，并利用co2激光钻孔的方式在绝缘基板中形成至少一个通孔，再将导电物质填充于通孔中以形成导电通孔，然后在绝缘基板上形成高密度金属互连的再布线层(rdl)，并使其与导电通孔接触，藉此使上述结构与外部的电子元件电性连接。
3.目前，常规的形成高密度金属互连的再布线层有以下几种方案：一、在硅衬底上涂布非感光的介质层，通过对表层的铜线路进行蚀刻开窗工艺，然后使用二氧化碳激光成孔工艺于介质层中形成通孔，进而填充导电物质形成导电通孔，通过叠置的方式达到增层，进而形成金属互连层。由于二氧化碳激光成孔工艺可以直接打穿芯片焊盘上方的介质层，因此二氧化碳激光成孔工艺可能会存在芯片焊盘被击穿的风险，此外，二氧化碳激光成孔工艺直接作用于芯片的焊盘，受激光热效应的影响可能会引起芯片开裂或带来其他可靠性影响且此种工艺流程复杂。二、采用开等大铜窗先将铜开口蚀刻出来，再采用等离子体干法蚀刻的方式形成通孔，等离子体干法蚀刻采用具有同向异性的变频偏压方式，以保证蚀刻的方向性。此种工艺虽然可以满足蚀刻要求且不会对芯片的焊盘产生影响，但对于形成高的厚径比(盲孔深度/开口孔径)的盲孔，效率普遍偏低，不适用于大规模量产。三、在硅衬底上涂布感光绝缘层介质层，然后通过曝光显影的方式来达到成孔的目的。此种工艺虽然较为普遍，但因光刻过程中涉及多个具有污染性的湿化学流程，工艺流程复杂，且光刻材料价格昂贵，从而导致成本偏高。


技术实现要素：

4.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种嵌入式封装结构的制作方法，用于解决现有技术有可能引起芯片损伤或其他可靠性影响、制造工艺流程复杂导致生产效率低、环境污染大以及生产成本高且工艺适用性低的问题。
5.为实现上述目的及其它相关目的，本发明提供一种嵌入式封装结构的制作方法，所述制作方法包括以下步骤：
6.提供一有机载板，所述有机载板的第一表面和第二表面分别设置有第一线路层和第二线路层，所述第一线路层和所述第二线路层经贯穿所述有机载板的导电通路电连接，所述有机载板内设置有至少一个用以容置芯片的空腔；
7.于所述第二表面上贴附粘接膜，并将芯片置于所述空腔中，且使所述芯片的焊盘与所述粘接膜粘接固定；
8.于所述第一表面上形成塑封层，所述塑封层完全覆盖所述第一表面、所述第一线
路层、且所述空腔被所述芯片和所述塑封层完全填充；
9.去除所述粘接膜并于所述第二表面上形成绝缘介质层，使所述第二表面、所述第二线路层及所述芯片被所述绝缘介质层完全覆盖；
10.通过uv激光成孔工艺于所述绝缘介质层中形成若干个盲孔；
11.通过干法等离子体刻蚀工艺去除所述盲孔内的剩余所述绝缘介质层形成通孔，且所述通孔显露所述芯片的焊盘以及所述第二线路层；
12.于所述通孔中电镀金属形成金属连接层，所述金属连接层结合所述绝缘介质层形成再布线层，所述再布线层分别电性连接所述芯片和所述有机载板。
13.可选地，还包括形成覆盖所述金属连接层的阻焊层以及位于所述阻焊层的开口，并于所述阻焊层的开口内形成与所述金属连接层电连接的焊点阵列的步骤。
14.可选地，所述第二表面与所述芯片的焊盘位于同一平面上。
15.可选地，所述干法等离子体刻蚀工艺包括电容耦合等离子体刻蚀工艺、电感耦合等离子体刻蚀工艺或微波等离子体刻蚀工艺。
16.可选地，所述绝缘介质层的形成工艺包括旋涂工艺或真空贴膜工艺，所述绝缘介质层包括非感光型绝缘介质层或感光型绝缘介质层。
17.可选地，所述盲孔的宽度范围为30μm以下。
18.可选地，所述再布线层为自下而上叠置的复合再布线结构。
19.可选地，于所述通孔中电镀金属形成金属连接层的具体步骤包括：形成覆盖所述绝缘介质层及所述通孔的预镀金属层；于所述预镀金属层上形成光刻胶层，并图形化所述光刻胶层；电镀金属形成金属连接层，所述金属连接层分别电性连接所述芯片和所述有机载板；去除所述光刻胶层及显露的部分所述预镀金属层。
20.可选地，所述预镀金属层包括ti/cu层，所述ti/cu层的厚度为300nm～500nm，厚度偏差《5％且cu层的厚度大于ti层。
21.与现有技术相比，本发明的嵌入式封装结构的制作方法具有以下有益效果：使用uv激光成孔工艺先于绝缘介质层中形成与芯片的焊盘具有一定距离的盲孔，再利用蚀刻工艺形成通孔，由于uv激光成孔工艺属于光化学作用，从而可以有效降低对芯片的热效应影响，以降低芯片损伤的风险，在一定程度上简化了制造工艺流程，提高了生产效率、且由于没有采用传统的湿法刻蚀工艺，从而可以减少环境污染、降低生产成本；此外，本发明所提供的工艺不受衬底表面的铜箔类型的限制，无需对表面做任何开窗处理，具有很高的适用性。
附图说明
22.图1显示为本发明实施例一中提供的嵌入式封装结构的制备方法的流程图。
23.图2显示为本发明实施例一中提供的有机载板的截面示意图。
24.图3显示为本发明实施例一中提供的形成粘接膜的截面示意图。
25.图4显示为本发明实施例一中提供的嵌入芯片后的截面示意图。
26.图5显示为本发明实施例一中提供的形成塑封层后的截面示意图。
27.图6显示为本发明实施例一中提供的去除粘接膜并形成绝缘介质层后的截面示意图。
28.图7显示为本发明实施例一中提供的在绝缘介质层中形成盲孔的截面示意图。
29.图8显示为本发明实施例一中提供的在绝缘介质层中形成通孔的截面示意图。
30.图9显示为本发明实施例一中提供的在通孔中形成光刻胶层的截面示意图。
31.图10显示为本发明实施例一中提供的图案化光刻胶层后的截面示意图。
32.图11显示为本发明实施例一中提供的在形成金属连接层的截面示意图。
33.图12显示为本发明实施例一中提供的形成第一再布线层后的截面示意图。
34.图13显示为本发明实施例一中提供的形成第二再布线层后的截面示意图。
35.图14显示为本发明实施例一中提供的形成阻焊层并形成开口后的结构示意图。
36.图15显示为本发明实施例一中提供的形成焊点阵列的结构示意图。
37.图16显示为本发明实施例一中提供的嵌入式封装结构的结构示意图。
38.元件标号说明
39.10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
有机载板
40.101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一表面
41.102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二表面
42.103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
导电通路
43.104
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一线路层
44.105
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二线路层
45.106
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
空腔
46.11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
粘接膜
47.12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
芯片
48.121
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
焊盘
49.13
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
塑封层
50.14
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘介质层
51.15
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
盲孔
52.16
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
通孔
53.17
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光刻胶层
54.18
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属连接层
55.19
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
再布线层
56.191
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一再布线层
57.192
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二再布线层
58.193
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三再布线层
59.20
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阻焊层
60.201
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
开口
61.210
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
焊点阵列
62.s1～s7
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
具体实施方式
63.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实
施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
64.为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
65.需要理解的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对上述零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本发明保护范围的限制。
66.请参阅图1至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
67.请参阅图1至图16，本发明实施例提供一种嵌入式封装结构的制作方法，所述制备方法包括以下步骤：
68.s1：提供一有机载板10，所述有机载板10的第一表面101和第二表面102分别设置有第一线路层104和第二线路层105，所述第一线路层104和所述第二线路层105经贯穿所述有机载板10的导电通路103电连接，所述有机载板内部10设置有至少一个用以容置芯片12的空腔106；
69.s2：于所述第二表面102上贴附粘接膜11，并将所述芯片12置于所述空腔中，且使所述芯片12的焊盘121与所述粘接膜11粘接固定；
70.s3：于所述第一表面101上形成塑封层13，所述塑封层13完全覆盖所述第一表面101、所述第一线路层104、且所述空腔106被所述芯片12和所述塑封层13完全填充；
71.s4：去除所述粘接膜11并于所述第二表面102上形成绝缘介质层14，使所述第二表面102、所述第二线路层105及所述芯片12被所述绝缘介质层14完全覆盖；
72.s5：通过uv激光成孔工艺于所述绝缘介质层14形成若干个盲孔15；
73.s6：通过干法等离子体刻蚀工艺去除所述盲孔15内的剩余所述绝缘介质层14形成通孔16，且所述通孔16显露所述芯片12的焊盘121以及所述第二线路层105；
74.s7：于所述通孔16中电镀金属形成金属连接层18，所述金属连接层18结合所述绝缘介质层14形成再布线层19，所述再布线层19分别电性连接所述芯片12和所述有机载板10。
75.以下结合附图对本实施例中所述嵌入式封装结构的制作方法做进一步的介绍，具体如下：
76.在步骤s1中，请参阅图1和图2，提供一有机载板10，所述有机载板10的第一表面101和第二表面102分别设置有第一线路层104和第二线路层105，所述第一线路层104和所述第二线路层105经贯穿所述有机载板10的导电通路103电连接，所述有机载板10内部设置有至少一个用以容置芯片12的空腔106。
77.具体的，如图2所示，在本实施例中，提供一有机载板10，所述有机载板10包括第一
表面101和第二表面102以及设置于第一表面101的第一线路层104和设置于第二表面102的第二线路层105，对所述第一线路层104执行图形化工艺以通过所述第一线路层104而暴露部分的有机载板10的第一表面101，且所述有机载板10中形成有多个导电通孔103，所述第一线路层104与导电通孔103连接而导通，对所述第二线路层105执行同样的图形化工艺以暴露部分的有机载板10的第二表面102且所述第二线路层105也与导电通孔103连接而导通，进而实现所述第一线路层104与所述第二线路层105的电连接。所述有机载板10内设置有至少一个用以容置芯片12的空腔106，当然，所述有机载板10也可以包括多个开口或空腔106，分别用于容置芯片12。
78.可选地，所述空腔106可以通过机械方式形成，所述空腔106可以贯穿所述有机载板10，或不贯穿所述有机载板10，所述空腔106的形状可以是方形或者其他适合芯片放入的任何形状。
79.可选地，所述芯片12的类型可以为任意一种适用于封装技术的芯片，所述芯片12的厚度为60～100μm。所述芯片12具有焊盘121，为了保证所述芯片12能够无损的置入所述空腔106中，因此，所述芯片12的厚度要小于所述空腔106的深度且所述芯片12的大小小于所述空腔106的大小。
80.可选地，所述第二表面102与所述芯片12的焊盘121位于同一平面上，从而保证有机载板10与芯片12的平坦化，以便于再布线层的布设。
81.在步骤s2中，请参阅图1、图3和图4，于所述第二表面102上贴附粘接膜11，并将所述芯片12置于所述空腔106中，且使所述芯片12的焊盘121与所述粘接膜11粘接固定。
82.可选地，如图3所示，在本实施例中，在所述有机载板10的第二表面102上贴附粘接膜11，所述粘接膜11为胶带或daf膜中的一种，在本实施例中，所述粘接膜11优选为daf膜，有利于缓解封装过程中的热应力且所述daf膜可适用于凹凸不平的有机载板。
83.具体的，如图4所示，在本实施例中，将所述芯片12置入所述空腔106，使所述芯片12的焊盘121与所述粘接膜11粘接固定，其中，所述芯片12置入所述空腔106后，所述芯片12与所述有机载板10之间还留有一定的空间。
84.在步骤s3中，请参阅图1和图5，于所述第一表面101上形成塑封层13，所述塑封层13完全覆盖所述第一表面101、所述第一线路层104、且所述空腔106被所述芯片12和所述塑封层13完全填充。
85.作为示例，如图5所示，在本实施例中，在所述有机载板10的第一表面101上形成塑封层13，所述塑封层13填充于所述空腔106内除被所述芯片12占据的区域之外的其余空间、未被所述第一线路层104覆盖的所述第一表面101以及所述第一线路层104。
86.可选地，所述塑封层13可以通过喷头注入形成，所述塑封层13包括环氧树脂、硅树脂或聚酰亚胺中的一种或组合。
87.在步骤s4中，请参阅图1和图6，去除所述粘接膜11并于所述第二表面102上形成绝缘介质层14，使所述第二表面102、所述第二线路层105及所述芯片12被所述绝缘介质层14完全覆盖。
88.作为示例，如图6所示，在本实施例中，去除所述粘接膜11，并在所述有机载板10的第二表面102以及所述芯片12的焊盘121上形成绝缘介质层14，所述绝缘介质层14覆盖所述芯片12的焊盘121、所述第二表面102以及所述第二线路层105。
89.可选地，所述绝缘介质层14的形成工艺包括旋涂工艺或真空贴膜工艺，所述绝缘介质层14包括非感光型绝缘介质层或感光型绝缘介质层，在本发明实施例中，所述绝缘介质层14选择非感光型绝缘介质层，主要原因在于所述非感光型绝缘介质层的成本较低，且相比于感光型绝缘介质层，制备工艺更简单。
90.在步骤s5中，请参阅图1和图7，通过uv激光成孔工艺于所述绝缘介质层14形成若干个盲孔15。
91.作为示例，如图7所示，在本实施例中，在所述绝缘介质层14中通过uv激光成孔工艺形成若干个盲孔15，所述盲孔15的位置正对所述芯片12的焊盘121以及所述第二线路层105。为了保证uv激光不对所述芯片12的焊盘121产生影响，因此，所述盲孔15的深度要小于所述绝缘介质层14的高度，即保留一定距离的绝缘介质层14。其中，所述盲孔15的底部距离所述芯片12的焊盘121的距离至少为3μm。
92.可选地，所述盲孔的宽度范围为30μm以下，例如，可以为5μm、10μm、20μm或30μm。相比于传统的二氧化碳激光加工工艺对所述绝缘介质层14的热化学作用，uv激光成孔工艺可以引起所述绝缘介质层14分子内的电子跃迁，其能量密度高和特有的光化学作用可以有效降低对所述绝缘介质层14的热效应影响。可选地，所述uv激光可以选择nano uv及pico uv中的一种。
93.在步骤s6中，请参阅图1和图8，通过干法等离子体刻蚀工艺去除所述盲孔15内的剩余所述绝缘介质层14形成通孔16，且所述通孔16显露所述芯片12的焊盘121以及所述第二线路层105。
94.具体的，如图8所示，在本实施例中，通过干法等离子体刻蚀工艺去除所述盲孔15内的剩余所述绝缘介质层14，形成显露所述芯片12的焊盘121上的焊盘122以及所述第二线路层105的通孔16。
95.可选地，所述干法等离子体刻蚀工艺包括电容耦合等离子体刻蚀工艺、电感耦合等离子体刻蚀工艺或微波等离子体刻蚀工艺。所述干法等离子体刻蚀工艺具有同向异性，在某一个方向上施加rf偏压，可以控制等离子体蚀刻的方向，从而可以降低对所述盲孔15侧壁的影响，以保证在最大幅度的去除剩余的所述绝缘介质层14的同时，不会对所述芯片12的焊盘121产生损伤。
96.在步骤s7中，请参阅图1和图9至图13，于所述绝缘介质层14中的所述通孔16中电镀金属形成金属连接层18，所述金属连接层18结合所述绝缘介质层14形成再布线层19，所述再布线层19分别电性连接所述芯片12和所述有机载板10。
97.作为示例，于所述通孔16中电镀金属形成金属连接层18的具体步骤包括：形成覆盖所述绝缘介质层14及所述通孔16的预镀金属层；于所述预镀金属层上形成光刻胶层，并图形化所述光刻胶层；电镀金属形成金属连接层18，所述金属连接层18分别电性连接所述芯片12和所述有机载板10；去除所述光刻胶层及显露的部分所述预镀金属层。
98.作为示例，所述预镀金属层包括ti/cu层，所述ti/cu层的厚度为300nm～500nm，厚度偏差《5％且cu层的厚度大于ti层。
99.具体的，如图9～图12所示，在本实施例中，在所述通孔16内沉积ti/cu层(图中未示出)，所述ti/cu层的厚度为300nm～500nm，保持其厚度偏差《5％，即先沉积一层ti层，由于ti层的电导率和附着力较高，且厚度均匀性较好，从而增强后续形成的所述金属连接层
18与所述绝缘介质层14的结合力以实现更好的固定，然后在ti层上沉积cu层，且cu层的厚度大于ti层，所述ti/cu层可以利用物理气相沉积的方式形成。如图9所示，于所述ti/cu种子层以及所述有机载板10的第二表面102上涂覆光刻胶层17，如图10所示，通过曝光显影的方式进行图案化以显露所述通孔16，所述图案化的过程可通过对所述光刻胶层17进行光刻以及蚀刻方法达成。如图11所示，在所述通孔16内填充导电材料以形成金属连接层18，所述金属连接层18可以选择电镀方式形成。如图12所示，去除剩余的所述光刻胶层17及显露的部分所述预镀金属层，形成图案化的金属连接层18。
100.作为示例，所述再布线层19为自下而上叠置的复合再布线结构。
101.具体的，如图13所示，在本实施例中，所述金属连接层18结合所述绝缘介质层14构成所述再布线层19，所述再布线层19为自下而上叠置的复合再布线结构，例如，所述再布线层19可以包括第一再布线层191与第二再布线层192，且各层再布线结构之间经所述金属连接层18电气延伸至所述封装结构的外部，所述再布线层19用于电连接所述芯片12的焊盘121和所述有机载板10的第二线路层105。
102.可选地，可根据需要重复步骤s5至步骤s7，从而制备包含n层(n≥2)再布线层19的封装结构。例如，在另一实施例中，如图16所示，所述再布线层19还包括第三再布线层193。当然，关于所述再布线层19的具体层数可根据需要进行选择，在此不做限制。
103.可选地，如图14所示，在本实施例中，在步骤s7所获得的封装结构上形成阻焊层20，其中，所述阻焊层20可通过涂布、光刻和退火等一系列工艺形成，所述阻焊层20覆盖所述再布线层19，并在所述阻焊层20中形成开口201以显露所述金属连接层18，如图15所示，在所述开口201内通过植球工艺形成与所述金属连接层18连接的焊点阵列210。其中，所述焊点阵列210与外部的器件电连接。
104.具体的，在本实施例中，采用光刻工艺于所述阻焊层20上形成所述开口201，于所述开口201内采用植球工艺形成焊点阵列210，以实现所述封装结构与外部结构的电连接。
105.可选地，所述焊点阵列210包括金锡焊点阵列、银锡焊点阵列、铜锡焊点阵列中的一种。当然，所述焊点阵列210也可以采用回流工艺形成，在此不做限制。
106.综上所述，本发明提供一种嵌入式封装结构的制作方法，具有以下有益效果：使用uv激光成孔工艺先于绝缘介质层中形成与芯片的焊盘的焊盘具有一定距离的盲孔，再利用干法等离子体蚀刻工艺形成通孔，由于uv激光成孔工艺属于光化学作用，从而可以有效降低对芯片的热效应影响，以降低芯片损伤的风险，在一定程度上简化了制造工艺流程，提高了生产效率、且由于没有采用传统的湿法刻蚀工艺，从而可以减少环境污染、降低生产成本；此外，本发明所提供的工艺不受衬底表面的铜箔类型的限制，无需对表面做任何开窗处理，具有很高的适用性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
107.上述实施例仅例示性说明本发明的原理，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。