一种具有高k介质的屏蔽栅沟槽MOSFET的制造方法与流程

一种具有高k介质的屏蔽栅沟槽mosfet的制造方法
技术领域
1.本发明属于半导体功率器件技术领域，具体涉及一种具有高k介质的屏蔽栅沟槽mosfet工艺制造方法。


背景技术：

2.在中低压功率器件领域，屏蔽栅沟槽mosfet（sgt mosfet）利用二维电荷耦合效应，在高掺杂外延层浓度下实现低导通电阻，打破了传统功率mosfet的硅极限理论。同时该屏蔽栅结构还具有更小的栅漏电容，提高了器件的开关频率，具有优异性能的sgt mosfet已逐渐成为市场上的主流器件。
3.图1为传统的sgt mosfet结构示意图，其沟槽内部存在一个深入体内的多晶硅，并且与源电极相连。源极多晶硅起到类似体内场板的作用，通过较厚的沟槽侧壁氧化层使漂移区耗尽。这将在漂移区的沟槽底部附近引入一个新的电场峰值，将纵向电场从三角形分布改变成悬链状分布，即漂移区中部存在一个电场谷值。这种纵向电场的不均匀性将随着沟槽深度加大而愈发严重，导致源极多晶硅不能实现完美的电荷耦合效果。所以传统sgt mosfet只适合应用于200v以内的电压范围，其结构特点显然阻碍了自身的发展。


技术实现要素：

4.为了解决上述问题，本发明提出了一种具有高k介质的sgt mosfet制造方法，可以改善漂移区纵向电场分布不均匀的问题。在深沟槽内淀积侧壁氧化层后回刻至漂移区中部位置，然后淀积高k绝缘介质并回刻保留一定长度，接着采用高密度等离子体淀积氧化层，回刻氧化层同时形成源极多晶硅顶部附近的侧壁氧化层和隔离氧化层。沟槽侧壁绝缘介质沿着纵向呈现出一种氧化层、高k介质层、氧化层的夹层结构。
5.漂移区中部的源极多晶硅可以通过高k介质来增强与漂移区的电荷耦合，在器件处于截止状态时，漂移区中部将有更多的带正电的施主离子终止与源极多晶硅的感应负电荷，从而将漂移区中部的谷值电场拉高。通过合理控制高k介质的介电常数和长度，可以使谷值电场与漂移区两端的峰值电场强度保持一致，使整体的纵向电场分布更加均匀，从而提高了器件的击穿电压。
6.在保证击穿电压不变的情况下，需要增加外延层掺杂浓度与更强的电荷耦合相匹配，从而进一步降低了导通电阻。另外由于高k介质产生更强的电荷耦合作用，相当于提高了源极多晶硅对栅极的电荷屏蔽效果，可以减小栅极和漏极之间产生的寄生电容c
gd
。
7.本发明提供的具有高k介质的sgt mosfet制造方法包括如下步骤：步骤一：在硅衬底上生长外延层；步骤二：在外延层表面依次形成由第一氧化层、氮化硅层和第二氧化层叠加组成的硬掩模层；步骤三：采用光刻工艺依次对硬掩模层和外延进行刻蚀形成沟槽；步骤四：采用化学气相淀积工艺在沟槽内部形成侧壁氧化层；
步骤五：淀积源极多晶硅，并干法刻蚀至目标深度；步骤六：湿法刻蚀侧壁氧化层至目标深度；步骤七：淀积高k绝缘介质来填充沟槽，回刻高k介质并保留一定长度；步骤八：采用高密度等离子体化学气相淀积氧化层，采用化学机械研磨去除氮化硅层上方的氧化层，接着去除氮化硅，然后回刻氧化层同时形成源极多晶硅顶部附近的侧壁氧化层和隔离氧化层；步骤九：采用热氧化工艺形成栅极氧化层，淀积栅极多晶硅并回刻至硅表面以下；步骤十：通过离子注入并高温退火分别形成p型基区和n型源区；步骤十一：形成层间介质、接触孔和正面金属层，对所述正面金属层进行图形化引出栅极和源极；后续还需进行钝化层淀积，加掩模版刻蚀钝化层形成金属引线区域。最后进行衬底减薄和背金工艺。
8.本发明通过增加高k介质的淀积和刻蚀工艺就能优化漂移区的电场分布，工艺简单，工艺步骤少，成本也较低。而且可以进一步改善导通电阻和寄生电容，使性能更加优异，扩展其应用范围。
附图说明
9.下面结合附图和具体实施方法对本发明作进一步详细的说明：图1是现有传统的屏蔽栅沟槽mosfet的结构示意图；图2是本发明具有高k介质的屏蔽栅沟槽mosfet的结构示意图；图3-12是本发明具有高k介质的屏蔽栅沟槽mosfet的制造工艺流程示意图；图13是本发明实施例和传统屏蔽栅沟槽mosfet的纵向电场对比图。
具体实施方式
10.图1和图2对应的沟槽侧壁绝缘层都具有均匀的厚度，通过将沟槽中部的绝缘层设置为具有高介电常数的高k介质材料能进一步优化器件的电场分布，从而能进一步提高器件的击穿电压以及实现更优的比导通电阻。
11.作为优选方式，所述器件结构根据耐压规格，可选用的高k介质材料包括氮化硅、氧化铝、氮氧化硅等。
12.如图3至图12所示，本实施例提高一种具有高k介质的屏蔽栅沟槽mosfet的制造方法，所述器件可以为n型器件，也可以为p型器件，本实施例以n型器件为例进行说明。所述制造方法包括如下步骤：步骤一、如图3所示，提供一衬底，于所述衬底的上表面生长外延层。
13.步骤二、如图4所示，在所述外延层表面先热生长一层较薄的第一氧化层，接着淀积一层氮化硅层，再淀积一层厚的第二氧化层，形成硬掩模层。所述第一氧化层作用是缓解氮化硅层的应力。所述氮化硅层是后续化学机械研磨工艺的截止层。
14.步骤三、如图5所示，采用光刻刻蚀工艺依次对硬掩模层和外延层进行刻蚀形成沟槽，所述沟槽底部需进行圆弧处理。
15.步骤四、如图6所示，采用淀积的方式在沟槽的侧面和底部表面形成侧壁氧化层。
所述侧壁氧化层的厚度为2000埃~10000埃。
16.步骤五、如图7所示，在沟槽内部填充多晶硅，并回刻形成源极多晶硅，深度约1微米至1.5微米。
17.步骤六、如图8所示，采用湿法刻蚀将沟槽内部的侧壁氧化层刻蚀至目标深度，同时外延层上方的厚氧化层将被去除。
18.步骤七、如图9所示，在沟槽内部填充高k介质，并回刻至目标深度。所述高k介质的长度约0.5微米至5微米。
19.步骤八、如图10所示，采用高密度等离子体化学气相淀积在沟槽内部填充氧化层，采用化学机械研磨去除氮化硅层上方的氧化层，接着去除氮化硅，然后回刻氧化层同时形成源极多晶硅顶部附近的侧壁氧化层和隔离氧化层。
20.所述高密度等离子体化学气相淀积工艺台阶覆盖性好，可以较好地填充沟槽，防止产生空洞。结合所述化学机械研磨工艺，可以保持隔离氧化层表面平坦。
21.步骤九、如图11所示，使用热氧化工艺形成栅极氧化层，回填栅极多晶硅并刻蚀至硅表面以下，形成器件的栅极。
22.步骤十、如图12所示，通过离子注入并高温退火分别形成p型基区和n型源区。所述p型基区组成沟道区，被所述栅极多晶硅侧面覆盖的所述沟道区的表面用于形成沟道。所述沟道区底部的n型外延层组成漂移区。
23.步骤十一、形成层间介质、接触孔和正面金属层，对所述正面金属层进行图形化引出栅极和源极，最终形成的结构如图2所示。
24.为了形成一个完整的屏蔽栅功率器件，后续还需进行钝化层淀积，加掩模版刻蚀钝化层形成金属引线区域。最后进行衬底减薄和背金工艺，由背面金属引出漏极。
25.另外，在实际中所述屏蔽栅功率器件元胞结构的外侧还包括源电极引出区和栅电极引出区。所述源电极引出区只存在一块源极多晶硅，且与元胞区的源极多晶硅相连接并通过所述源电极引出区的沟槽上方的接触孔连接到源极金属。所述栅电极引出区存在上下两块多晶硅，且上方的栅极多晶硅与元胞区的栅极多晶硅相连接并通过所述栅电极引出区的沟槽上方的接触孔连接到栅极金属。
26.本发明实施例中，所述接触孔中填充的金属材料和所述正面金属层的金属材料相同；或者，所述接触孔中填充的金属材料和所述正面金属层的金属材料不同。所述正面金属层的金属材料为铝、铜铝合金或其它金属材料。
27.本发明实施例中，所述栅氧化层为干氧方式生长的热氧化膜，厚度为100埃~1000埃。所述侧壁氧化层由淀积方法形成，或热氧化膜和淀积的氧化膜的组合。
28.如图13所示，为本发明实施例方法形成的器件和传统屏蔽栅沟槽mosfet的纵向电场随漂移区位置变化的曲线，变化方向为从所述外延层的顶部到底部，横坐标为电场强度，可以看出本发明漂移区中部的纵向电场强度相对较高，且在高k介质底部附近存在一个电场峰值，整体的纵向电场分布则更加均匀。由于本发明的纵向电场包围的面积更大，说明击穿电压更大，从而选择可以增大外延层掺杂浓度来进一步降低导通电阻。
29.上述实施例详细说明了对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。