半导体器件的制作方法

1.本技术涉及半导体器件技术领域，具体涉及一种半导体器件。


背景技术：

2.随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(dynamic randomaccess memory，dram)的设计也必须符合高集成度及高密度的要求。对于具备凹入式栅极结构的动态随机存取存储器而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，其已逐渐取代仅具备平面栅极结构的动态随机存取存储器。
3.一般来说，具备凹入式栅极结构的dram是由数目庞大的存储单元(memory ce11)聚集形成一阵列区，用来存储数据，而每一存储单元可由一晶体管元件与一电荷贮存装置串联组成，以接收来自于字线(word line，wl)及位线(bit line，bl)的电压信号。字线位于衬底内，与有源图案和隔离图案交叉，但是现有的结构中，由于隔离图案深度的局限性，为了保证隔离效果，导致字线等结构与有源图案纵向上的接触面积有限，从而限制了器件的电学性能的提升。
4.另外，随着集成电路集成度的提成，基板上的精细有源图案的密度会随之增加，有源图案的深宽比越来越大，使得隔离图案不足以支撑有源图案，有源图案易出现倒塌的问题。


技术实现要素：

5.针对上述问题，本技术提供了一种半导体器件，解决了现有技术中隔离图案深度的局限性限制了器件的电学性能以及高集成度的电路中有源图案易倒塌的技术问题。
6.本技术提供一种半导体器件，包括：
7.半导体衬底；
8.设置于所述衬底上表面内的多行有源图案；其中，所述多行有源图案沿第一方向延伸并且沿第二方向依次排列，所述第二方向不同于所述第一方向；任意相邻两行所述有源图案交错设置；
9.第一隔离结构，设置于所述衬底上表面内且位于同一行的任意相邻两个所述有源图案之间；
10.第二隔离结构，设置于所述衬底上表面内且位于任意相邻两行所述有源图案之间；
11.其中，所述第一隔离结构的底部到所述衬底上表面的垂直距离，大于所述第二隔离结构的底部到所述衬底上表面的垂直距离。
12.根据本技术的实施例，可选地，上述半导体器件中，任一行所述有源图案位置处的所述第一隔离结构与相邻的另一行所述有源图案接触。
13.根据本技术的实施例，可选地，上述半导体器件中，所述第一隔离结构的底部呈沿远离所述衬底上表面的方向延伸的凹陷状。
14.根据本技术的实施例，可选地，上述半导体器件中，所述第一隔离结构的底部呈平行于所述衬底上表面的平台状。
15.根据本技术的实施例，可选地，上述半导体器件中，所述第二隔离结构的底部呈沿靠近所述衬底上表面的方向延伸的凸起状。
16.根据本技术的实施例，可选地，上述半导体器件中，任意相邻两个所述第一隔离结构之间的所述第二隔离结构的底部到所述衬底上表面的最小垂直距离，随该任意相邻两个所述第一隔离结构在所述第一方向上的距离的增大而减小。
17.根据本技术的实施例，可选地，上述半导体器件中，当相邻两个所述第一隔离结构在所述第一方向上的距离大于预设阈值时，该相邻两个所述第一隔离结构之间的所述第二隔离结构的底部的顶端呈一平台。
18.根据本技术的实施例，可选地，上述半导体器件中，所述第二隔离结构的底部呈平行于所述衬底上表面的平台状。
19.根据本技术的实施例，可选地，上述半导体器件中，所述第一隔离结构和所述第二隔离结构的材料分别包括不同的绝缘材料。
20.根据本技术的实施例，可选地，上述半导体器件中，在平行于所述衬底的上表面的平面内，所述第一隔离结构在所述第二方向上的宽度大于所述第二隔离结构在所述第二方向上的宽度。
21.与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：
22.本技术提供一种半导体器件，该半导体器件包括设置于所述衬底上表面内的多行有源图案；第一隔离结构，设置于所述衬底上表面内且位于同一行的任意相邻两个所述有源图案之间；第二隔离结构，设置于所述衬底上表面内且位于任意相邻两行所述有源图案之间；其中，所述第一隔离结构的底部到所述衬底上表面的垂直距离，大于所述第二隔离结构的底部到所述衬底上表面的垂直距离。即，所述第一隔离结构的深度大于所述第二隔离结构的深度，从而使得在保证与半导体衬底的隔离效果的同时，所述第一隔离结构位置处的字线等部件可以有更大的伸展空间，使得所述第一隔离结构位置处的字线等部件与有源图案纵向上的接触面积可以进一步增大，加强了接触效果，提升了器件的电学性能。另外，所述第一隔离结构的深度大于所述第二隔离结构的深度，使得深度较深的所述第一隔离结构对其四周的有源图案的下部的支撑力增加，同时深度较浅的所述第二隔离结构仍然能保持对其四周的有源图案的上部的支撑力，大大降低了有源图案倒塌的风险。
附图说明
23.附图是用来提供对本技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本技术，但并不构成对本技术的限制。在附图中：
24.图1是本技术一示例性实施例示出的一种半导体器件的正面俯视结构示意图；
25.图2是图1沿切线a-a’的剖面结构示意图；
26.图3是图1沿切线b-b’的剖面结构示意图；
27.图4a和图4b是图1沿切线a-a’的另一剖面结构示意图；
28.图5是图1沿切线b-b’的另一剖面结构示意图；
29.图6a、图6b和图6c是图1沿切线a-a’的另一剖面结构示意图；
30.图7是本技术一示例性实施例示出的另一种半导体器件的正面俯视结构示意图；
31.图8a和8b是图7沿切线a-a’的剖面结构示意图；
32.图9是本技术一示例性实施例示出的一种半导体器件的制备方法流程示意图；
33.在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制；
34.其中，附图标记如下：
35.101-衬底；102-有源图案；1021-子图案；103-第一隔离结构；1031-奇数行的有源图案位置处的第一隔离结构；1032-偶数行的有源图案位置处的第一隔离结构；103a-第一浅隔离沟槽；104-第二隔离结构；104a-第二浅隔离沟槽。
具体实施方式
36.以下将结合附图及实施例来详细说明本技术的实施方式，借此对本技术如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本技术实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本技术的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
37.应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
38.应理解，空间关系术语例如“在...上方”、位于...上方”、“在...下方”、“位于...下方”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下方”的元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下方”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
39.在此使用的术语的目的仅在于描述具体实施例并且不作为本技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
40.这里参考作为本技术的理想实施例(和中间结构)的示意图的横截面图来描述本技术的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本技术的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意
性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本技术的范围。
41.为了彻底理解本技术，将在下列的描述中提出详细的结构以及步骤，以便阐释本技术提出的技术方案。本技术的较佳实施例详细描述如下，然而除了这些详细描述外，本技术还可以具有其他实施方式。
42.实施例一
43.如图1、图2和图3所示，本技术实施例提供一种半导体器件，至少包括半导体衬底101、有源图案102、第一隔离结构103和第二隔离结构104。
44.半导体衬底101可以包括例如单晶硅衬底101和硅外延层中的至少一种。
45.多行有源图案102设置于衬底101上表面内。其中，每行有源图案102都包括多个有源图案102，多行有源图案102沿第一方向(图中未标注)延伸并且沿第二方向(图中未标注)依次排列，第二方向不同于第一方向，如图1所示，第一方向与第二方向可以相互垂直。
46.且任意相邻两行有源图案102交错设置，有源图案102通过离子注入形成掺杂区(图中未示出)而成，有源图案102的上表面与衬底101的上表面相平齐。
47.第一隔离结构103，设置于衬底101上表面内且位于同一行的任意相邻两个有源图案102之间，即同一行的任意相邻两个有源图案102之间通过第一隔离结构103隔离开。
48.第二隔离结构104，设置于衬底101上表面内且位于任意相邻两行有源图案102之间，即任意相邻两行有源图案102之间通过第二隔离结构104隔离开。
49.其中，本实施例中，第一隔离结构103与同一行的有源图案102之间的接触面的形状不做限制，在平行于衬底101上表面的平面内，有源图案102与相邻的第一隔离结构103的接触面的截面形状呈直线状、向有源图案102内部凹陷的圆弧状或向第一隔离结构103突出的凸起状，都是可行的。
50.第一隔离结构103和第二隔离结构104用于限定有源图案102的形状。
51.其中，第一隔离结构103的底部到衬底101上表面的垂直距离h1，大于第二隔离结构104的底部到衬底101上表面的垂直距离h2。即第一隔离结构103的深度h1大于第二隔离结构104的深度h2，从而使得在保证与半导体衬底101的隔离效果的同时，第一隔离结构103位置处的字线等部件可以有更大的伸展空间，使得第一隔离结构103位置处的字线等部件与有源图案102纵向上的接触面积可以进一步增大，加强了接触效果，提升了器件的电学性能。
52.本实施例中，虽然第二隔离结构104的底部与第一隔离结构103的底部位于不同高度位置，但是同样都能实现绝缘效果。
53.另外，第一隔离结构103的深度h1大于第二隔离结构104的深度h2，使得深度较深的第一隔离结构103对其四周的有源图案102的下部的支撑力增加，同时深度较浅的第二隔离结构104仍然能保持对其四周的有源图案102的上部的支撑力，大大降低了有源图案102倒塌的风险。
54.在一些情况下，每一行有源图案102位置处的第一隔离结构103与相邻的另一行有源图案102接触。使得第一隔离结构103最大化，可以进一步使得第一隔离结构103位置处的字线等部件与有源图案102纵向上的接触面积可以进一步增大，加强了接触效果，进一步提升了器件的电学性能。
55.第一隔离结构103和第二隔离结构104的材料分别包括不同的绝缘材料，也可以包
括相同的绝缘材料。
56.在一些情况下，如图2和图3所示，第一隔离结构103的底部呈平行于衬底101上表面的平台状，第二隔离结构104的底部呈平行于衬底101上表面的平台状。
57.在一些情况下，如图4a和图5所示，第一隔离结构103的底部呈沿远离衬底101上表面的方向延伸的凹陷状，第二隔离结构104的底部呈沿靠近衬底101上表面的方向延伸的凸起状。
58.其中，当第一隔离结构103和第二隔离结构104的材料相同时，第一隔离结构103和第二隔离结构104的底部呈现出的形状如图4b所示，即第一隔离结构103和第二隔离结构104的底部呈现出高低起伏的形状。
59.在一些情况下，如图4a和图5所示，在垂直于衬底101的上表面的平面内，第一隔离结构103和第二隔离结构104的底部的截面形状可以为圆弧状。
60.在一些情况下，如图6a所示，在垂直于衬底101的上表面的平面内，第一隔离结构103和第二隔离结构104的底部的截面形状还可以为山丘状。
61.也可以理解为，如图1所示，第一隔离结构103在第二方向(多行有源图案102的排列方向)的宽度w1大于第二隔离结构104在第二方向(多行有源图案102的排列方向)的宽度w2。因此，随着与最邻近的第一隔离结构103的横向距离(沿第一方向的距离)的减小，单位面积内有源图案102的面积(有源图案的密集度)逐渐减小，第二隔离结构104各个位置处的深度h2(底部到衬底101上表面的垂直距离)逐渐增加(呈下坡状)；而随着与最邻近的第二隔离结构104的横向距离(沿第一方向的距离)的减小，单位面积内有源图案102的面积(有源图案的密集度)逐渐增加，第一隔离结构103各个位置处的深度h1(底部到衬底101上表面的垂直距离)逐渐减小(呈上坡状)，因此，最终呈现出隔离结构高低起伏的山丘状的底部形状。
62.进一步的，任意相邻两个第一隔离结构103之间的第二隔离结构104的底部到衬底101上表面的最小垂直距离，随该任意相邻两个第一隔离结构103在第一方向(有源图案102的延伸方向)上的距离的增大而减小。如图6b所示，在第一方向上，第二隔离结构1041两侧的两个第一隔离结构103之间的距离大于第二隔离结构1042两侧的两个第一隔离结构103之间的距离(即第二隔离结构1041的宽度大于第二隔离结构1042的宽度)，所以对应的，第二隔离结构1041的底部到衬底101上表面的最小垂直距离h21小于第二隔离结构1042的底部到衬底101上表面的最小垂直距离h22(h21＜h22)。但第二隔离结构1041的底部到衬底101上表面的最小垂直距离h21和第二隔离结构1042的底部到衬底101上表面的最小垂直距离h22，均小于第一隔离结构103的底部到衬底101上表面的垂直距离h1(h21＜h22＜h1)。
63.进一步的，当相邻两个第一隔离结构103在第一方向上的距离大于预设阈值时，该相邻两个第一隔离结构103之间的第二隔离结构104的底部的顶端呈一平台。如图6b所示，第二隔离结构1041两侧的两个第一隔离结构103之间的距离较大(大于上述预设阈值)，所以对应的，第二隔离结构1041底部的顶端呈一平台。
64.其中，对应的，当第一隔离结构103和第二隔离结构104的材料相同时，第一隔离结构103和第二隔离结构104的底部呈现出的形状如图6c所示，即第一隔离结构103和第二隔离结构104的底部呈现出连续的高低起伏的山丘形状。
65.其中，第一隔离结构103和第二隔离结构104的底部的形状具体由形成隔离沟槽时
的工艺参数决定。可以根据需求，进行沟槽形成参数的设计，从而得到对应的底部形状。
66.在一些情况下，如图1所示，在平行于衬底101的上表面的平面内，第一隔离结构103在第二方向(多行有源图案102的排列方向)的宽度w1大于第二隔离结构104在第二方向(多行有源图案102的排列方向)的宽度w2，在形成隔离沟槽的过程中，能够使得第一隔离结构103对应的隔离沟槽位置处掩膜暴露的刻蚀窗口较大，第二隔离结构104对应的隔离沟槽位置处掩膜暴露的刻蚀窗口较小，导致第一隔离结构103对应的隔离沟槽位置处的有源区和第二隔离结构104对应的隔离沟槽处的有源区与刻蚀液接触的面积不同，刻蚀速率不同。第一隔离结构103对应的隔离沟槽位置处窗口大、刻蚀速率大，第二隔离结构104对应的隔离沟槽位置处窗口小、刻蚀速率小，从而使得形成的第二隔离结构104对应的隔离沟槽的深度大于第二隔离结构104对应的隔离沟槽的深度，最终使得第一隔离结构103的底部到衬底101上表面的垂直距离，大于第二隔离结构104的底部到衬底101上表面的垂直距离。
67.也可以理解为，随着与最邻近的第一隔离结构103的横向距离(沿第一方向的距离)的减小，单位面积内有源图案102的面积(有源图案的密集度)逐渐减小，第二隔离结构104对应的隔离沟槽各个位置处与刻蚀液接触的面积逐渐增大，使得第二隔离结构104对应的隔离沟槽各个位置处的深度h2(底部到衬底101上表面的垂直距离)逐渐增加(呈下坡状)；而随着与最邻近的第二隔离结构104的横向距离(沿第一方向的距离)的减小，单位面积内有源图案102的面积(有源图案的密集度)逐渐增加，第一隔离结构103对应的隔离沟槽各个位置处与刻蚀液接触的面积逐渐减小，使得第一隔离结构103对应的隔离沟槽各个位置处的深度h1(底部到衬底101上表面的垂直距离)逐渐减小(呈上坡状)，因此，最终呈现出隔离结构高低起伏的山丘状的底部形状。
68.对应的，根据第一隔离结构103和第二隔离结构104的制备工艺，在一些情况下，第一隔离结构103和第二隔离结构104的横向尺寸越大，则第一隔离结构103和第二隔离结构104的总纵向深度越深。
69.对应的，在一些情况下，相邻两行有源图案102位置处的第一隔离结构103的横向尺寸不同，如图7所示，从左往右，偶数行的有源图案102位置处的第一隔离结构1031在第一方向(多行有源图案102的延伸方向)的宽度l11，小于奇数行的有源图案102位置处的第一隔离结构1032在第一方向(多行有源图案102的延伸方向)的宽度l12。对应的，偶数行的有源图案102位置处的第一隔离结构1031和奇数行的有源图案102位置处的第一隔离结构1032的底部形状如图8a所示，其中，奇数行的有源图案102位置处的第一隔离结构1032的底部到衬底101的上表面的垂直距离h12，大于偶数行的有源图案102位置处的第一隔离结构1031的底部到衬底101的上表面的垂直距离h11。即奇数行的有源图案102位置处的第一隔离结构1032的深度h12大于偶数行的有源图案102位置处的第一隔离结构1031的深度h11。
70.这种结构中，可以进一步使得第一隔离结构103对其四周的有源图案102的下部的支撑力增加，还可以进一步使得第一隔离结构103位置处的字线等部件与有源图案102纵向上的接触面积可以进一步增大，加强了接触效果，进一步提升了器件的电学性能。
71.其中，当第一隔离结构103和第二隔离结构104的材料相同时，第一隔离结构103和第二隔离结构104的底部呈现出的形状如图8b所示，即第一隔离结构103和第二隔离结构104的底部呈现出高低起伏的形状，且不同位置的第一隔离结构103的凹陷深度不同。
72.本技术实施例提供一种半导体器件，第一隔离结构103的深度h1大于第二隔离结
构104的深度h2，从而使得在保证与半导体衬底101的隔离效果的同时，第一隔离结构103位置处的字线等部件可以有更大的伸展空间，使得第一隔离结构103位置处的字线等部件与有源图案102纵向上的接触面积可以进一步增大，加强了接触效果，提升了器件的电学性能。另外，第一隔离结构103的深度h1大于第二隔离结构104的深度h2，使得深度较深的第一隔离结构103对其四周的有源图案102的下部的支撑力增加，同时深度较浅的第二隔离结构104仍然能保持对其四周的有源图案102的上部的支撑力，大大降低了有源图案102倒塌的风险。
73.实施例二
74.在实施例一的基础上，本实施例提供一种半导体器件的制备方法。图9是本公开实施例示出的一种半导体器件的制备方法流程示意图。
75.如图9所示，本实施例的半导体器件的制备方法，包括如下步骤：
76.步骤s110：提供半导体衬底101。
77.半导体衬底101可以包括例如单晶硅衬底101和硅外延层中的至少一种。
78.步骤s120：在衬底101表面内形成有源区。
79.其中，有源区通过离子注入形成掺杂区(图中未示出)而成，有源区的上表面与衬底101的上表面相平齐。
80.步骤s130：在衬底101上表面内形成贯穿有源区的第一浅隔离沟槽(图中未标注)和第二浅隔离沟槽(图中未标注)，以将有源区截断为沿第一方向延伸并且沿第二方向依次排列的多行有源图案102；其中，第二方向不同于所述第一方向，任意相邻两行有源图案102交错设置；第一浅隔离沟槽位于同一行的任意相邻两个有源图案102之间，第二浅隔离沟槽位于任意相邻两行有源图案102之间；第一浅隔离沟槽的底部到衬底101上表面的垂直距离h1，大于第二浅隔离沟槽的底部到衬底101上表面的垂直距离h2。
81.其中，第一浅隔离沟槽和第二浅隔离沟槽可以通过湿法刻蚀的工艺完成，可以在刻蚀工艺中，通过调整湿法刻蚀工艺的参数，通过一步刻蚀的方法，同时形成第一浅隔离沟槽和第二浅隔离沟槽。例如，由于第一浅隔离沟槽位置处掩膜暴露的刻蚀窗口较大，第二浅隔离沟槽位置处掩膜暴露的刻蚀窗口较小，导致第一浅隔离沟槽位置处的有源区和第二浅隔离沟槽位置处的有源区与刻蚀液接触的面积不同，刻蚀速率不同，第一浅隔离沟槽位置处窗口大、刻蚀速率大，第二浅隔离沟槽位置处窗口小、刻蚀速率小，从而使得形成的第一隔离沟槽的深度h1大于第二隔离沟槽的深度h2，即第一浅隔离沟槽的底部到衬底101上表面的垂直距离h1，大于第二浅隔离沟槽的底部到衬底101上表面的垂直距离h2。
82.步骤s140：如图1至3所示，分别在第一浅隔离沟槽内和第二浅隔离沟槽内形成第一隔离结构103和第二隔离结构104。
83.其中，可以在第一浅隔离沟槽和第二浅隔离沟槽内还填充有绝缘材料，以分别形成第一隔离结构103和第二隔离结构104。
84.第一隔离结构103，设置于衬底101上表面内且位于同一行的任意相邻两个有源图案102之间，即同一行的任意相邻两个有源图案102之间通过第一隔离结构103隔离开。
85.第二隔离结构104，设置于衬底101上表面内且位于任意相邻两行有源图案102之间，即任意相邻两行有源图案102之间通过第二隔离结构104隔离开。
86.其中，本实施例中，第一隔离结构103与同一行的有源图案102之间的接触面的形
状不做限制，在平行于衬底101上表面的平面内，有源图案102与相邻的第一隔离结构103的接触部分呈直线状、向有源图案102内部凹陷的圆弧状或向第一隔离结构103突出的凸起状，都是可行的。
87.第一隔离结构103和第二隔离结构104用于限定有源图案102的形状。
88.其中，第一隔离结构103的底部到衬底101上表面的垂直距离h1，大于第二隔离结构104的底部到衬底101上表面的垂直距离h2。即第一隔离结构103的深度h1大于第二隔离结构104的深度h2，从而使得在保证与半导体衬底101的隔离效果的同时，第一隔离结构103位置处的字线等部件可以有更大的伸展空间，使得第一隔离结构103位置处的字线等部件与有源图案102纵向上的接触面积可以进一步增大，加强了接触效果，提升了器件的电学性能。
89.本实施例中，虽然第二隔离结构104的底部与第一隔离结构103的底部位于不同高度位置，但是同样都能实现绝缘效果。
90.另外，第一隔离结构103的深度h1大于第二隔离结构104的深度h2，使得深度较深的第一隔离结构103对其四周的有源图案102的下部的支撑力增加，同时深度较浅的第二隔离结构104仍然能保持对其四周的有源图案102的上部的支撑力，大大降低了有源图案102倒塌的风险。
91.在一些情况下，每一行有源图案102位置处的第一隔离结构103与相邻的另一行有源图案102接触。使得第一隔离结构103最大化，可以进一步使得第一隔离结构103位置处的字线等部件与有源图案102纵向上的接触面积可以进一步增大，加强了接触效果，进一步提升了器件的电学性能。另外，也进一步提升了第一隔离结构103对其四周的有源图案102的支撑力增加，进一步降低了有源图案102倒塌的风险。
92.第一隔离结构103和第二隔离结构104的材料分别包括不同的绝缘材料，也可以包括相同的绝缘材料。
93.在一些情况下，第一隔离结构103的底部呈平行于衬底101上表面的平台状，第二隔离结构104的底部呈平行于衬底101上表面的平台状。
94.在一些情况下，第一隔离结构103的底部呈沿远离衬底101上表面的方向延伸的凹陷状，第二隔离结构104的底部呈沿靠近衬底101上表面的方向延伸的凸起状。
95.其中，第一隔离结构103和第二隔离结构104的底部的形状具体由形成隔离沟槽时的工艺参数决定。可以根据需求，进行沟槽形成参数的设计，从而得到对应的底部形状。
96.本技术实施例提供一种半导体器件的制备方法，包括在衬底101上表面内形成贯穿有源区的第一浅隔离沟槽(图中未标注)和第二浅隔离沟槽(图中未标注)，以将有源区截断为沿第一方向延伸并且沿第二方向依次排列的多行有源图案102；并分别在第一浅隔离沟槽内和第二浅隔离沟槽内形成第一隔离结构103和第二隔离结构104。即形成的第一隔离结构103的深度h1大于第二隔离结构104的深度h2，从而使得在保证与半导体衬底101的隔离效果的同时，第一隔离结构103位置处的字线等部件可以有更大的伸展空间，使得第一隔离结构103位置处的字线等部件与有源图案102纵向上的接触面积可以进一步增大，加强了接触效果，提升了器件的电学性能。另外，第一隔离结构103的深度h1大于第二隔离结构104的深度h2，使得深度较深的第一隔离结构103对其四周的有源图案102的下部的支撑力增加，同时深度较浅的第二隔离结构104仍然能保持对其四周的有源图案102的上部的支撑
力，大大降低了有源图案102倒塌的风险。
97.虽然本技术所公开的实施方式如上，但所述的内容只是为了便于理解本技术而采用的实施方式，并非用以限定本技术。任何本技术所属技术领域内的技术人员，在不脱离本技术所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本技术的保护范围，仍须以所附的权利要求书所界定的范围为准。