半导体器件的制作方法

本申请涉及半导体，具体涉及一种半导体器件。

背景技术：

1、绝缘栅双极型晶体管(insulated gate bipolar transistor，igbt)是一种mos场效应晶体管和双极型晶体管复合的新型电力电子器件。它既有mosfet易于驱动、控制简单的优点，又有功率晶体管导通压降低、通态电流大、损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。igbt的应用对电力电子系统性能的提升起到了极为重要的作用。

2、对于芯片面积较大的大电流igbt，由于芯片元胞区面积较大，位于栅极上的分布电阻也会较大，在一定栅极偏压下，距离栅极接触区较远的元胞不一定完全有效开启。如果开启不充分，就会造成局部栅极开启电压过高，电流不均匀等问题。

技术实现思路

1、本申请提供了一种半导体器件，可以提高元胞区电流分布的均匀性。

2、本申请提供了一种半导体器件，包括：

3、第一金属区，所述第一金属区包括主体部和延伸部，所述延伸部包括至少三条金属走线，所述至少三条金属走线由所述主体部向外延伸，所述至少三条金属走线分别朝至少三个方向延伸；

4、第二金属区，所述第二金属区包围所述第一金属区，所述第二金属区与所述第一金属区之间具有间距。

5、在本申请提供的半导体器件中，还包括：

6、第一沟槽，所述第一沟槽包括至少三个第一子沟槽，所述第一子沟槽与所述金属走线一一对应，所述第一子沟槽位于所述金属走线的下方；

7、第二沟槽，所述第二沟槽环绕所述主体部设置，所述第二沟槽与所述第一沟槽相交。

8、在本申请提供的半导体器件中，所述第二沟槽包括若干等间距设置的第二子沟槽，所述第二子沟槽环绕所述主体部设置。

9、在本申请提供的半导体器件中，所述第二子沟槽包括至少三个沟槽段，所述沟槽段的两端分别与两个所述第一子沟槽连接。

10、在本申请提供的半导体器件中，所述延伸部包括六条金属走线，相邻的两条所述金属走线之间的夹角为60°。

11、在本申请提供的半导体器件中，所述第一沟槽包括六个第一子沟槽，相邻的两个所述第一子沟槽之间的夹角为60°。

12、在本申请提供的半导体器件中，所述第一沟槽的宽度为所述金属走线宽度的三分之二。

13、在本申请提供的半导体器件中，所述第一金属区与所述第二金属区之间的间距为4um～20um。

14、在本申请提供的半导体器件中，所述金属走线的长度为1500um～2500um，宽度为30um～100um。

15、在本申请提供的半导体器件中，所述第一金属区为栅极接触区，所述第二金属区为发射极接触区。

16、综上，本申请提供的半导体器件包括第一金属区和第二金属区，其中，所述第一金属区包括主体部和延伸部，所述延伸部包括至少三条金属走线，所述至少三条金属走线由所述主体部向外延伸，所述至少三条金属走线分别朝至少三个方向延伸；所述第二金属区包围所述第一金属区，所述第二金属区与所述第一金属区之间具有间距。本方案通过从主体部向外延伸至少三条金属走线，可以增加电流流通路径，进而提高元胞区电流分布的均匀性。

技术特征：

1.一种半导体器件，其特征在于，包括：

2.如权利要求1所述的半导体器件，其特征在于，还包括：

3.如权利要求2所述的半导体器件，其特征在于，所述第二沟槽包括若干等间距设置的第二子沟槽，所述第二子沟槽环绕所述主体部设置。

4.如权利要求3所述的半导体器件，其特征在于，所述第二子沟槽包括至少三个沟槽段，所述沟槽段的两端分别与两个所述第一子沟槽连接。

5.如权利要求1所述的半导体器件，其特征在于，所述延伸部包括六条金属走线，相邻的两条所述金属走线之间的夹角为60°。

6.如权利要求2所述的半导体器件，其特征在于，所述第一沟槽包括六个第一子沟槽，相邻的两个所述第一子沟槽之间的夹角为60°。

7.如权利要求2所述的半导体器件，其特征在于，所述第一沟槽的宽度为所述金属走线宽度的三分之二。

8.如权利要求1-7任一项所述的半导体器件，其特征在于，所述第一金属区与所述第二金属区之间的间距为4um～20um。

9.如权利要求1-7任一项所述的半导体器件，其特征在于，所述金属走线的长度为1500um～2500um，宽度为30um～100um。

10.如权利要求1-7任一项所述的半导体器件，其特征在于，所述第一金属区为栅极接触区，所述第二金属区为发射极接触区。

技术总结
本申请公开了一种半导体器件，该半导体器件包括第一金属区和第二金属区，其中，第一金属区包括主体部和延伸部，延伸部包括至少三条金属走线，至少三条金属走线由主体部向外延伸，至少三条金属走线分别朝至少三个方向延伸；第二金属区包围第一金属区，第二金属区与第一金属区之间具有间距。本方案可以提高元胞区电流分布的均匀性。

技术研发人员：李伟聪,文雨,姜春亮,雷秀芳
受保护的技术使用者：深圳市威兆半导体股份有限公司
技术研发日：20221216
技术公布日：2024/1/12