基于电介质掺杂的二维垂直堆叠互补型场效应晶体管

本发明涉及半导体器件，尤其涉及三维堆叠结构的二维沟道器件，以及互补型场效应晶体管的构筑及其制备方法。

背景技术：

1、集成电路的小型化的核心目标是提高集成密度，在相同版图面积下提供更丰富的功能和强大的计算能力。过去半个多世纪，在强大工业能力的推动下，硅基器件占领了主要市场。然而硅基器件的平面微缩已经达到物理极限，开始逐步向三维堆叠的方向演进。二维材料晶体管在后硅基时代表现出更强大的微缩潜力，可在理论上实现更小物理栅长。因此，实现密度更高的二维器件设计与集成变得日益重要。

2、基于二维材料的超薄体结构特性，可以通过表面电荷转移掺杂实现p型和n型器件构筑。沟道优选易于表现为双极性的二维材料，如二硒化钨、二碲化钼等，绝缘介质可通过原子层沉积、物理气相沉积、磁控溅射等多种方式实现。

技术实现思路

1、本发明针对三维堆叠结构的二维沟道器件，提供电介质掺杂的二维互补型场效应晶体管及其制备方法，旨在为后硅基时代的三维垂直集成器件提供新技术路径。

2、本发明的技术方案如下：

3、一种二维垂直堆叠互补型场效应晶体管，由下到上依次设置有衬底、背栅电极、背栅介质层、底层二维沟道、底层沟道上介质层、顶层沟道底介质层、顶层二维沟道、顶栅介质层、顶栅电极，其中，所述底层二维沟道两侧连接第一源漏接触电极，所述顶层二维沟道两侧连接第二源漏接触电极；所述底层二维沟道和顶层二维沟道中一个实现p型运输行为，另一实现n型输运行为，其p、n型运输行为通过沟道上下层介质的表面电荷转移掺杂以及源漏接触电极的功函数高低进行调控。

4、在上述二维垂直堆叠互补型场效应晶体管中，p型和n型沟道垂直堆叠，背栅电极和顶栅电极互连，第一源漏接触电极和第二源漏接触电极中的源极互连，单个器件构成反相器功能。

5、所述衬底为绝缘衬底，可为硅片、蓝宝石、云母等刚性衬底，也可以是历经前端制程(feol)的逻辑或者存储器芯片。

6、背栅电极和顶栅电极的材料选自氮化钛、氮化钽、钨、铝、钛、铜等导电性良好的金属性材料。背栅电极和顶栅电极形成互连，在材料上有所区别，其主要在功函数上有差异，如果背栅电极为低功函数金属性材料，顶栅电极则为高功函数金属性材料，反之亦然。可通过物理气相沉积、磁控溅射、原子层沉积等方式沉积，通过剥离、刻蚀等工艺实现电极图形化。

7、底层二维沟道和顶层二维沟道为1-8层厚的二维材料，所述二维材料优选为过渡金属硫族化合物，包括但不限于二硒化钨(wse2)、二碲化钼(mote2)、二硫化钨(ws2)、二硒化钼(mose2)等具有双极性的二维材料，二维材料通过化学气相沉积合成，通过干法或者湿法转移工艺实现。

8、绝缘栅介质存在于二维沟道上下界面，对二维沟道实施界面电荷转移掺杂，包括所述背栅介质层、底层沟道上层介质层、顶层沟道底介质层和顶栅介质层，介质材料包括但不限于氧化硅(sio2)、氮化硅(sinx)、氧化铝(al2o3)、氧化铪(hfo2)、氧化锆(zro2)、氧化镧(la2o3)、氧化钇(y2o3)等材料，可通过原子层沉积、物理气相沉积、磁控溅射等工艺方法实现。每一层二维沟道的上下层绝缘介质相同，旨在对二维沟道提供足够强度的极性掺杂，但两层二维沟道上下界面的绝缘介质不同，旨在对顶、底层沟道分别实现p型和n型极性沟道掺杂，其中，具有固定正电荷的介质对沟道实现n型掺杂，具有固定负电荷的介质对沟道实现p型掺杂。即位于底层二维沟道上下界面的所述背栅介质层和底层沟道上层介质层是一种介质材料，位于顶层二维沟道上下界面的所述顶层沟道底介质层和顶栅介质层是另一种介质材料，两种介质材料不同。绝缘栅介质厚度对阈值调控效果呈现正相关，即在一定范围内(<20nm)，厚度越厚，阈值调控效果越强。

9、源漏电极与沟道材料形成欧姆接触，源漏电极材料可为氮化钛、氮化钽、钨、铝、钛、铜、铟、铬、钼、镍、金、钯、铂等低电阻率金属性材料，其中，高功函数金属性材料对沟道实现p型调控，低功函数金属性材料对沟道实现n型调控。低功函数金属例如ti、in、cr等，高功函数金属例如pt、pd等。在本发明的一个实施例中，底层二维沟道的欧姆接触电极(即第一源漏接触电极)为低功函数金属性材料，顶层二维沟道的欧姆接触电极(即第二欧姆接触电极)为高功函数金属性材料，可通过物理气相沉积、磁控溅射、原子层沉积等方式沉积，通过剥离、刻蚀等工艺实现图形化。

10、本发明还提供了上述二维垂直堆叠互补型场效应晶体管的一种制备方法，包括以下步骤：

11、1)在衬底上制备背栅电极，然后在背栅电极上沉积背栅介质层；

12、2)将底层二维沟道材料转移到背栅介质层上，并通过图形化工艺定义有源区；

13、3)在底层二维沟道两端制备第一源漏接触电极；

14、4)在底层二维沟道和第一源漏接触电极上沉积底层沟道上介质层，其材料与背栅介质层相同，然后在底层沟道上介质层上沉积另一种介质材料作为顶层沟道底介质层；

15、5)将顶层二维沟道材料转移到所述顶层沟道底介质层上，并通过图形化工艺定义有源区；

16、6)通过刻蚀工艺在第一源漏接触电极的源极上方形成通孔，然后制备第二源漏接触电极，其中第一源漏接触电极和第二源漏接触电极中的源极互连；

17、7)在顶层二维沟道和第二源漏接触电极上沉积顶栅介质层，其材料与顶层沟道底介质层相同；

18、8)在顶栅介质层上制备顶栅电极，顶栅电极与背栅电极形成互连。

19、上述制备方法中，如果步骤1)在衬底上制备的是低功函数背栅电极，步骤3)制备的是低功函数的第一源漏接触电极，则底层二维沟道实现n型输运行为，完成n型器件制备。在后续步骤制备高功函数的第二源漏接触电极和顶栅电极，完成上层的p型器件制备。反之，也可以下层制备p型器件，上层制备n型器件。

20、本发明的器件制备方法具有工艺温度低、面积占用小的优势，利于实现异质混合集成。本发明的二维垂直堆叠互补型场效应晶体管，较传统的平面cmos结构，展示出更小的版图面积占用，更短的互连距离和更小的寄生效应。较传统离子注入的掺杂方式，本发明绝缘介质掺杂沟道的方式稳定可靠、对沟道损伤小，且大幅降低了加工工艺温度，能以更温和的方式实现异质混合集成。

技术特征：

1.一种二维垂直堆叠互补型场效应晶体管，由下到上依次设置有衬底、背栅电极、背栅介质层、底层二维沟道、底层沟道上介质层、顶层沟道底介质层、顶层二维沟道、顶栅介质层、顶栅电极，其中，所述底层二维沟道两侧连接第一源漏接触电极，所述顶层二维沟道两侧连接第二源漏接触电极；其特征在于，所述底层二维沟道和顶层二维沟道中一个实现p型运输行为，另一实现n型输运行为，其p、n型运输行为通过沟道上下层介质的表面电荷转移掺杂以及源漏接触电极的功函数高低进行调控；所述背栅电极和顶栅电极互连；第一源漏接触电极和第二源漏接触电极中的源极互连。

2.如权利要求1所述的二维垂直堆叠互补型场效应晶体管，其特征在于，所述衬底为绝缘衬底，所述底层二维沟道和顶层二维沟道材料相同，为1-8层厚的双极性二维材料。

3.如权利要求1所述的二维垂直堆叠互补型场效应晶体管，其特征在于，所述二维材料为过渡金属硫族化合物。

4.如权利要求3所述的二维垂直堆叠互补型场效应晶体管，其特征在于，所述过渡金属硫族化合物选自二硒化钨、二碲化钼、二硫化钨、二硒化钼。

5.如权利要求1所述的二维垂直堆叠互补型场效应晶体管，其特征在于，所述背栅介质层和底层沟道上层介质层为第一种介质材料，所述顶层沟道底介质层和顶栅介质层为第二种介质材料，这两种介质材料不同，一种对沟道实现p型掺杂，另一种对沟道实现n型掺杂。

6.如权利要求5所述的二维垂直堆叠互补型场效应晶体管，其特征在于，所述介质材料选自氧化硅、氮化硅、氧化铝、氧化铪、氧化锆、氧化镧、氧化钇。

7.如权利要求1所述的二维垂直堆叠互补型场效应晶体管，其特征在于，对于第一源漏接触电极和第二源漏接触电极，选择低功函数金属性材料对沟道实现n型调控，选择高功函数金属性材料对沟道实现p型调控。

8.如权利要求7所述的二维垂直堆叠互补型场效应晶体管，其特征在于，所述背栅电极和第一源漏接触电极为低功函数金属性材料，所述第二源漏接触电极和顶栅电极为高功函数金属材料。

9.如权利要求8所述的二维垂直堆叠互补型场效应晶体管，其特征在于，所述背栅介质层和底层沟道上介质层为氧化铪或氧化铝，所述顶层沟道底介质层和顶栅介质层为氧化硅或氮化硅。

10.权利要求1～9任一所述的二维垂直堆叠互补型场效应晶体管的制备方法，包括以下步骤：

技术总结
本发明公开了一种基于电介质掺杂的二维垂直堆叠互补型场效应晶体管及其制备方法，属于半导体技术领域。本发明的互补型场效应晶体管器件由同种二维材料的两层沟道垂直堆叠而成，两层沟道的栅极分别位于器件的底端和顶端，且由通孔实现互连；上下两层沟道分别使用不同的绝缘栅介质，分别对沟道实现p型和n型掺杂，使具有双极性的二维材料晶体管分别展示出p型或者n型输运行为，从而在紧凑的版图面积占用下，实现CMOS电路反相器单元。

技术研发人员：熊雄,吴燕庆
受保护的技术使用者：北京大学
技术研发日：
技术公布日：2024/3/24