半导体器件及其版图结构的制作方法

本技术涉及半导体，特别涉及一种半导体器件及其版图结构。

背景技术：

1、在现有半导体器件制造中，为了得到平坦化表面，经常使用化学机械研磨工艺(chemical mechanical polishing，cmp)。化学机械研磨工艺主要利用研磨液的化学作用及研磨头转动的物理作用使得被研磨对象得到全面性平坦化。在cmp工艺制程中，由于金属和氧化物等介质具有不同的材料特性，则在cmp工艺制程中材料研磨速率并不相同(即存在负载效应)，导致在没有金属的空白区域产生了凹陷(即空白区域的介质层和沟槽中的金属存在厚度差)。如图1所示，目前主要是通过在版图的空白区域填充冗余金属(dummy metal)图形来避免凹陷。冗余金属填充的原理是填充与金属线不电性连接的多余金属来改变冗余金属图形的密度，从而提高版图不同区域图形密度的均匀性，改善研磨后的平整度。但研究发现，现有的冗余金属10之间仍存在较大的空白区域，导致化学机械研磨工艺的研磨路径即x方向或y方向上(如图1中的箭头所示)仍可能存在大片的空白区域，无法规避凹陷的出现，因此导致金属线之间的间距产生差异，进而影响电容造成讯号延迟。

技术实现思路

1、本实用新型的目的在于提供一种半导体器件及其版图结构，以改善化学机械研磨工艺研磨后的平整度。

2、为解决上述技术问题，本实用新型提供一种半导体器件版图结构，包括至少两层层叠的金属图形层，每层所述金属图形层包括至少两组金属图形和位于相邻的所述金属图形之间的冗余金属图形，每组所述冗余金属图形包括至少两个错位排布的第一冗余金属图形。

3、可选的，在所述的半导体器件版图结构中，所述第一冗余金属图形的形状为长条形；

4、所述第一冗余金属图形沿第一方向延伸并在第二方向上错位排布，或者，所述第一冗余金属图形沿所述第二方向延伸并在所述第一方向上错位排布，或者，所述第一冗余金属图形呈阵列排布，并且所述第一冗余金属图形在所述第一方向和所述第二方向上均错位排布。

5、可选的，在所述的半导体器件版图结构中，每组所述冗余金属图形还包括至少两个错位排布的第二冗余金属图形，所述第二冗余金属图形位于所述金属图形和所述第一冗余金属图形之间。

6、可选的，在所述的半导体器件版图结构中，所述第二冗余金属图形的形状为方形，所述第二冗余金属图形的面积小于所述第一冗余金属图形的面积；

7、所述第二冗余金属图形沿第一方向延伸并在第二方向上错位排布，或者，所述第二冗余金属图形沿所述第二方向延伸并在所述第一方向上错位排布，或者，所述第二冗余金属图形呈阵列排布，并且所述第二冗余金属图形在所述第一方向和所述第二方向上均错位排布。

8、可选的，在所述的半导体器件版图结构中，每组所述冗余金属图形还包括至少两个平行排布的第三冗余金属图形，所述第三冗余金属图形位于相邻的两个所述第一冗余金属图形之间。

9、可选的，在所述的半导体器件版图结构中，所述第三冗余金属图形的形状为长条形，所述第三冗余金属图形的面积大于所述第一冗余金属图形的面积；

10、所述第三冗余金属图形沿第一方向延伸并在第二方向上平行排布，或者，所述第三冗余金属图形沿所述第二方向延伸并在所述第一方向上平行排布。

11、本实用新型还提供一种半导体器件，包括衬底和位于衬底上的至少两层层叠的金属层，每层所述金属层包括至少两组金属部和位于相邻的所述金属部之间的冗余金属部，每组所述冗余金属部包括至少两个错位排布的第一冗余金属部。

12、可选的，在所述的半导体器件中，所述第一冗余金属部的形状为长条形；

13、所述第一冗余金属部沿第一方向延伸并在第二方向上错位排布，或者，所述第一冗余金属部沿所述第二方向延伸并在所述第一方向上错位排布，或者，所述第一冗余金属部呈阵列排布，并且所述第一冗余金属部在所述第一方向和所述第二方向上均错位排布。

14、可选的，在所述的半导体器件中，每组所述冗余金属部还包括至少两个错位排布的第二冗余金属部，所述第二冗余金属部位于所述金属部和所述第一冗余金属部之间。

15、可选的，在所述的半导体器件中，所述第二冗余金属部的形状为方形，所述第二冗余金属部的面积小于所述第一冗余金属部的面积；

16、所述第二冗余金属部沿第一方向延伸并在第二方向上错位排布，或者，所述第二冗余金属部沿所述第二方向延伸并在所述第一方向上错位排布，或者，所述第二冗余金属部呈阵列排布，并且所述第二冗余金属部在所述第一方向和所述第二方向上均错位排布。

17、可选的，在所述的半导体器件中，每组所述冗余金属部还包括至少两个平行排布的第三冗余金属部，所述第三冗余金属部位于相邻的两个所述第一冗余金属部之间。

18、可选的，在所述的半导体器件中，所述第三冗余金属部的形状为长条形，所述第三冗余金属部的面积大于所述第一冗余金属部的面积；

19、所述第三冗余金属部沿第一方向延伸并在第二方向上平行排布，或者，所述第三冗余金属部沿所述第二方向延伸并在所述第一方向上平行排布。

20、在本实用新型提供的半导体器件及其版图结构中，半导体器件版图结构包括至少两层层叠的金属图形层，每层金属图形层包括至少两组金属图形和位于相邻的金属图形之间的冗余金属图形，每组冗余金属图形包括至少两个错位排布的第一冗余金属图形，本申请意想不到的效果是可以减少化学机械研磨工艺的研磨路径上的空白区域，由此改善化学机械研磨工艺研磨后的平整度，从而避免或减少在空白区域产生凹陷，进而改善半导体器件中的金属部之间的电容,使组件可靠度更稳定,提升组件时序。

技术特征：

1.一种半导体器件版图结构，其特征在于，包括至少两层层叠的金属图形层，每层所述金属图形层包括至少两组金属图形和位于相邻的所述金属图形之间的冗余金属图形，每组所述冗余金属图形包括至少两个错位排布的第一冗余金属图形。

2.如权利要求1所述的半导体器件版图结构，其特征在于，所述第一冗余金属图形的形状为长条形；

3.如权利要求1所述的半导体器件版图结构，其特征在于，每组所述冗余金属图形还包括至少两个错位排布的第二冗余金属图形，所述第二冗余金属图形位于所述金属图形和所述第一冗余金属图形之间。

4.如权利要求3所述的半导体器件版图结构，其特征在于，所述第二冗余金属图形的形状为方形，所述第二冗余金属图形的面积小于所述第一冗余金属图形的面积；

5.如权利要求1所述的半导体器件版图结构，其特征在于，每组所述冗余金属图形还包括至少两个平行排布的第三冗余金属图形，所述第三冗余金属图形位于相邻的两个所述第一冗余金属图形之间。

6.如权利要求5所述的半导体器件版图结构，其特征在于，所述第三冗余金属图形的形状为长条形，所述第三冗余金属图形的面积大于所述第一冗余金属图形的面积；

7.一种半导体器件，其特征在于，包括衬底和位于衬底上的至少两层层叠的金属层，每层所述金属层包括至少两组金属部和位于相邻的所述金属部之间的冗余金属部，每组所述冗余金属部包括至少两个错位排布的第一冗余金属部。

8.如权利要求7所述的半导体器件，其特征在于，所述第一冗余金属部的形状为长条形；

9.如权利要求7所述的半导体器件，其特征在于，每组所述冗余金属部还包括至少两个错位排布的第二冗余金属部，所述第二冗余金属部位于所述金属部和所述第一冗余金属部之间。

10.如权利要求9所述的半导体器件，其特征在于，所述第二冗余金属部的形状为方形，所述第二冗余金属部的面积小于所述第一冗余金属部的面积；

11.如权利要求7所述的半导体器件，其特征在于，每组所述冗余金属部还包括至少两个平行排布的第三冗余金属部，所述第三冗余金属部位于相邻的两个所述第一冗余金属部之间。

12.如权利要求11所述的半导体器件，其特征在于，所述第三冗余金属部的形状为长条形，所述第三冗余金属部的面积大于所述第一冗余金属部的面积；

技术总结
本技术提供一种半导体器件及其版图结构，半导体器件版图结构包括至少两层层叠的金属图形层，每层金属图形层包括至少两组金属图形和位于相邻的金属图形之间的冗余金属图形，每组冗余金属图形包括至少两个错位排布的第一冗余金属图形，如此，可以减少化学机械研磨工艺的研磨路径上的空白区域，由此改善化学机械研磨工艺研磨后的平整度，从而避免或减少在空白区域产生凹陷，进而改善半导体器件中的金属部之间的电容,使组件可靠度更稳定,提升组件时序。

技术研发人员：郭廷晃,林智伟,郑志成,陈维邦
受保护的技术使用者：合肥晶合集成电路股份有限公司
技术研发日：20230828
技术公布日：2024/4/17