半导体结构及其制备方法与流程

本申请涉及半导体，特别是涉及一种半导体结构及其制备方法。

背景技术：

1、目前，在半导体结构中可以包括多种工作电压的半导体器件，例如高压器件和低压器件，在高压器件和低压器件中都可以存在pmos器件和nmos器件，通过浅沟槽隔离（shallow trench isolation，简称sti）结构使相邻器件相互绝缘。

2、然而，由于高压器件的工作电压比低压器件的工作电压要高，为了达到良好的隔离效果，在形成不同区域的浅沟槽隔离时，需要增加额外的工艺流程，导致工艺流程繁琐，增加了成本。

技术实现思路

1、基于此，本申请提供了一种半导体结构及其制备方法，可以满足不同区域的隔离需求，同时减少工艺流程，节约成本。

2、根据一些实施例，本申请一方面提供了一种半导体结构的制备方法，包括：

3、提供衬底；所述衬底包括依次相邻的第一区域、第二区域及第三区域；

4、于所述衬底表面同步形成第一台阶及第二台阶；其中，所述第一台阶使所述第一区域的表面低于所述第二区域的表面，所述第二台阶使所述第二区域的表面低于所述第三区域的表面；

5、于所述衬底表面同步形成第一沟槽、第二沟槽及第三沟槽；其中，所述第一沟槽位于所述第一区域，所述第二沟槽位于所述第二区域和/或所述第二区域与所述第一区域的交界处，所述第三沟槽位于所述第三区域和/或所述第三区域与所述第二区域的交界处；所述第一沟槽距离所述衬底表面的深度大于所述第二沟槽距离所述衬底表面的深度，且所述第二沟槽距离所述衬底表面的深度大于所述第三沟槽距离所述衬底表面的深度；

6、形成第一隔离结构、第二隔离结构及第三隔离结构；其中，所述第一隔离结构至少填充所述第一沟槽，所述第二隔离结构至少填充所述第二沟槽，所述第三隔离结构至少填充所述第三沟槽。

7、在一些实施例中，所述第一隔离结构、所述第二隔离结构及所述第三隔离结构同步形成。

8、在一些实施例中，所述第一隔离结构、所述第二隔离结构及所述第三隔离结构的顶面相平齐。

9、在一些实施例中，同步形成所述第一隔离结构、所述第二隔离结构及所述第三隔离结构之前，所述半导体结构的制备方法还包括：

10、于所述第一沟槽的侧壁和底部形成第一线氧化层，于所述第二沟槽的侧壁和底部形成第二线氧化层，于所述第三沟槽的侧壁和底部形成第三线氧化层；所述第一线氧化层、所述第二线氧化层及所述第三线氧化层同步形成。

11、在一些实施例中，所述于所述衬底表面同步形成第一沟槽、第二沟槽及第三沟槽，包括：

12、于所述衬底表面形成衬底氧化材料层；所述衬底氧化材料层的厚度与所述第二台阶的高度相同；

13、对所述衬底氧化材料层进行图形化以形成图形化衬底氧化层，基于所述图形化衬底氧化层刻蚀所述衬底以形成所述第一沟槽、所述第二沟槽及所述第三沟槽；

14、所述形成第一隔离结构、第二隔离结构及第三隔离结构，包括：

15、形成隔离材料层；所述隔离材料层填充所述第一沟槽、所述第二沟槽及所述第三沟槽，且覆盖所述图形化衬底氧化层；

16、去除部分高度的所述隔离材料层，并去除位于所述第三区域的部分所述图形化衬底氧化层；保留的所述隔离材料层的顶面与所述第三区域的顶面相平齐；

17、其中，位于所述第三区域和/或所述第三区域与所述第二区域交界处的所述隔离材料层作为所述第三隔离结构；位于所述第二区域和/或所述第二区域与所述第一区域交界处的所述隔离材料层作为所述第二隔离结构，位于所述第一区域的所述隔离材料层作为所述第一隔离结构。

18、在一些实施例中，相邻所述第一隔离结构或所述第一隔离结构与所述第二隔离结构在所述第一区域界定出第一有源区；相邻所述第二隔离结构或所述第二隔离结构与所述第三隔离结构在所述第二区域界定出第二有源区；相邻所述第三隔离结构在所述第三区域界定出第三有源区；

19、所述形成第一隔离结构、第二隔离结构及第三隔离结构之后，所述半导体结构的制备方法还包括：

20、于所述第一有源区、所述第二有源区及所述第三有源区上分别形成第一栅介质层、第二栅介质层及第三栅介质层；所述第一栅介质层、所述第二栅介质层及所述第三栅介质层同步形成；

21、于所述第一栅介质层、所述第二栅介质层及所述第三栅介质层上分别形成第一导电层、第二导电层及第三导电层；所述第一导电层、所述第二导电层及所述第三导电层同步形成。

22、在一些实施例中，所述第一栅介质层、所述第二栅介质层及所述第三栅介质层的顶面相平齐。

23、在一些实施例中，所述图形化衬底氧化层与所述第一线氧化层及所述第二线氧化层一体连接。

24、在一些实施例中，所述第一栅介质层包括自下而上依次形成的所述衬底氧化层位于所述第一区域的部分、所述第一线氧化层、所述隔离材料层位于所述第一区域的部分以及第一栅介质材料层位于所述第一区域的部分；

25、所述第二栅介质层包括自下而上依次形成的所述衬底氧化层位于所述第二区域的部分、所述第二线氧化层以及所述第一栅介质材料层位于所述第二区域的部分。

26、根据一些实施例，本申请另一方面还提供一种半导体结构，包括衬底、第一隔离结构、第二隔离结构及第三隔离结构；其中，

27、所述衬底包括依次相邻的第一区域、第二区域及第三区域；其中，所述第一区域的表面低于所述第二区域的表面，且所述第二区域的表面低于所述第三区域的表面；

28、所述衬底表面具有第一沟槽、第二沟槽及第三沟槽；其中，所述第一沟槽位于所述第一区域，所述第二沟槽位于所述第二区域和/或所述第二区域与所述第一区域的交界处，所述第三沟槽位于所述第三区域和/或所述第三区域与所述第二区域的交界处；所述第一沟槽距离所述衬底表面的深度大于所述第二沟槽距离所述衬底表面的深度，且所述第二沟槽距离所述衬底表面的深度大于所述第三沟槽距离所述衬底表面的深度；所述第一沟槽、所述第二沟槽及所述第三沟槽采用同步工艺而形成；

29、所述第一隔离结构至少填充所述第一沟槽；所述第二隔离结构至少填充所述第二沟槽；所述第三隔离结构至少填充所述第三沟槽。

30、本申请提供的半导体结构及其制备方法，可以/至少具有以下优点：

31、在本申请实施例中，在衬底表面同步形成第一台阶及第二台阶，在不额外增加工艺的情况下使第一区域的表面低于第二区域的表面，同时使第二区域的表面低于第三区域的表面；在衬底表面同步形成位于第一区域的第一沟槽、位于第二区域和/或第二区域与第一区域交界处的第二沟槽以及位于第三区域和/或第三区域与第二区域交界处的第三沟槽，并对应地形成填充第一沟槽的第一隔离结构、填充第二沟槽的第二隔离结构以及填充第三沟槽的第三隔离结构，在不额外增加工艺的情况下同时满足第一区域、第二区域和第三区域的不同深度的隔离需求。如此，能够简化工艺流程，从而降低生产成本。

技术特征：

1.一种半导体结构的制备方法，其特征在于，包括：

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一隔离结构、所述第二隔离结构及所述第三隔离结构同步形成。

3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一隔离结构、所述第二隔离结构及所述第三隔离结构的顶面相平齐。

4.根据权利要求2所述的半导体结构的制备方法，其特征在于，同步形成所述第一隔离结构、所述第二隔离结构及所述第三隔离结构之前，所述半导体结构的制备方法还包括：

5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述于所述衬底表面同步形成第一沟槽、第二沟槽及第三沟槽，包括：

6.根据权利要求5所述的半导体结构的制备方法，其特征在于，相邻所述第一隔离结构或所述第一隔离结构与所述第二隔离结构在所述第一区域界定出第一有源区；相邻所述第二隔离结构或所述第二隔离结构与所述第三隔离结构在所述第二区域界定出第二有源区；相邻所述第三隔离结构在所述第三区域界定出第三有源区；

7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第一栅介质层、所述第二栅介质层及所述第三栅介质层的顶面相平齐。

8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述图形化衬底氧化层与所述第一线氧化层及所述第二线氧化层一体连接。

9.根据权利要求7所述的半导体结构的制备方法，其特征在于，

10.一种半导体结构，其特征在于，包括衬底、第一隔离结构、第二隔离结构及第三隔离结构；其中，

技术总结
本申请涉及一种半导体结构及其制备方法。该半导体结构的制备方法包括：提供衬底，包括依次相邻的第一区域、第二区域及第三区域；于衬底表面同步形成第一台阶及第二台阶；于衬底表面同步形成第一沟槽、第二沟槽及第三沟槽，其中第一沟槽距离衬底表面的深度大于第二沟槽距离衬底表面的深度，且第二沟槽距离衬底表面的深度大于第三沟槽距离衬底表面的深度；形成第一隔离结构、第二隔离结构及第三隔离结构，第一隔离结构至少填充第一沟槽，第二隔离结构至少填充第二沟槽，第三隔离结构至少填充第三沟槽。该半导体结构的制备方法可以满足不同区域的隔离需求，同时减少工艺流程，节约成本。

技术研发人员：王文智,张国伟,周文鑫
受保护的技术使用者：合肥晶合集成电路股份有限公司
技术研发日：
技术公布日：2024/2/21