专利名称：有源矩阵显示器和电光元件的制作方法
技术领域：
本发明涉及有源矩阵显示器的结构，具体地说涉及改善观察屏上显示的图像质量的电路和器件的结构。
图2示意地表示出一个常规的有源矩阵显示器。图2，虚线包围的区204是一个显示区。在区204中，薄膜晶体管201(图中只示出一个)按行和列排列。图像信号线或数据信号线206与薄膜晶体管201的源极相互连通。选通信号线205(图中只示出了一个)与薄膜晶体管201的栅极相互连通。
现在，我们来看驱动器装置。薄膜晶体管201的作用是转接数据并驱动液晶盒203。用附加电容器202(仅示出了其中的一个)来增大液晶盒的电容，并用于保持图像数据。使用薄膜晶体管201来转接用加在液晶盒两端的电压表示的图像数据。令VGS是每个薄膜晶体管的栅极电压。令ID是漏极电流。图3表示VGS-ID之间的关系。具体来说，若栅极电压VGS处在薄膜晶体管的截止区，则漏极电流ID增加，并称之为截止电流。
对于N沟道薄膜晶体管，通过流过在P型层和N型层间形成的PN结的电流来规定栅极电压VGS负偏置时流过的截止电流。P型层是在薄膜半导体的表面上形成的。N型层是在源极和漏极区形成的。因为在薄膜晶体管中存在许多陷阱，所以这种PN结是不完整的，因此PN结有产生漏电流的趋势。随着栅极偏置更负，截止电流也随之增加，其理由如下。在薄膜半导体表面上形成的P型层中的载流子浓度增加了，因此减小了PN结中能量位垒的宽度。结果，使电场集中，因而增大了从PN结漏出的电流。
按这种方式产生的截止电流在很大程度上取决于源/漏电压。例如，众所周知，当加在薄膜晶体管的源极和漏极之间的电压增加时，截止电流急骤地增大。即，加10伏电压时的截止电流不仅仅是源极和漏极间加5伏电压时的截止电流的两倍。这种非线性还取决于栅极电压。一般而言，只要加到栅极的反向偏置很大(对于N沟道类型，为一个很大的负压)，这个比例是很大的。
为了解决这个问题，提出了一种多栅极方法，如在日本专利出版物No.44195/1993和No.44196/1993所述。按此方法，薄膜晶体管是串联连接的。这种方法旨在通过减小加在每个薄膜晶体管的源极和漏极之间的电压来减小每个薄膜晶体管的截止电流。如，两个薄膜晶体管如图2(b)所示串联连接，加在每个薄膜二极管的源极和漏极之间的电压减半。由于上述的原理，这将使截止电流减小10倍，甚至100倍。
TFT(薄膜晶体管)、源极接线、以及栅极接线都是在一个有源矩阵电路中形成的，这些元件阻碍光的透射。可用来显示图像的区域的面积与整个面积的比(孔径比)很小。孔径比的典型数值是30-60％。特别是在包括有源矩阵电路的用强光背照明的背照明显示器件中，若孔径比很小，则入射光的大部分都被TFT和液晶材料吸收，因此使TFT和液晶材料发热。结果使它们的特性变坏。
但由于对在液晶显示器上显示的图像的特性的要求较为严格，因此通过上述多栅极方法将截止电流减小到要求的数量是比较困难的。具体而论，如果将栅极的数目(或者，薄膜晶体管的数目)增至3、4和5个时，则加在每个TFT的源极和漏极间的电压就相应减小到1/3、1/4、和1/5。按这种方式减小电压不会很迅速。因此，若将源极和漏极间的电压减小100倍，则需要高达100个栅极。这就是说，按这种方法，在栅极数量2时的优点是最明显的。
鉴于上述问题，特提出本发明。
本发明的一个目的是提供一种象素电路，该电路将加在与象素电极相连的每个TFT(薄膜晶体管)的源极和漏极之间的电压降低到小于在正常情况下获得的电平的1/10左右，并且最好为1/100左右，从而减小了截止电流。这个象素电极的特征在于用于上述目的的TFT的数目得以充分减小。TFT的数目最好小于5，小于3则更好。
本发明的另一目的是提供包括TFT的有源矩阵显示器，它能在不降低孔径比的情况下防止TFT受到光的照射。
用图2(C)来说明本发明构思所依据的理论，其中的TFT221和222是串联连接的。电容器223插在TFT221和222之间，以降低TFT222(尤其是位于象素电极一侧的TFT222)的源极和漏极之间产生的电压。这样就降低了TFT222的截止电流。图中所示的电容器224并非总是必要的。相反，电容器224增加了写入期间的负荷。因此，如果象素盒225的电容和电容器223的电容之比适当，则可望省去电容器224。
下面详细描述其工作过程。当将一个选择信号送到栅极信号线226时，两个TFT(221和222)都导通。电容器223、224和象素盒225依据图像信号线227上的信号被充电。当它们充完电时，即获得了平衡态时，加在TFT222源极的电压就基本上等于加在TFT222漏极上的电压。
在这种情况下，若让选择信号中止，则两个TFT221和222都截止。然后将另一个象素的信号加到图像信号线227上。TFT221只产生数量有限的漏电流。因此，使存贮在电容器223中的电荷释放掉，引起电压下降，但电压下降的速率大致等于如图2(A)所示的普通的有源矩阵电路的电容器202两端电压下降的速率。
另一方面，就TFT222而论，源极和漏极间的电压开始时几乎为零。由于这一原因，截止电流相当小。然后，使电容器223两端电压下降。因此，源极和漏极间的电压逐渐增大。这又使截止电流增大。显然，截止电流的这种增大又使象素盒225两端的电压下降，但这种下降却比图2(A)所示的普通的有源矩阵电路的情况下的电压下降缓和得多。
例如，假定TFT201和222的特性类似，并且假定加在电容器202两端的电压在一帧期间从10伏变到9伏，或变化90％。在图2(A)所示的情况下，加在象素盒203两端的电压在一帧期间下降到9伏。但在图2(C)所示的情况下，即使加在电容器223两端的电压降到9伏，截止电流也相当小，这是因为TFT222的源极和漏极间的电压是1伏的缘故。在一帧结束时就是这种情况。因此，从象素盒225和从电容器224释放的电荷的累积数量相当小。因而，使象素盒225两端的电压基本上维持在10伏。
比较图2(A)所示的情况和图2(B)所示的情况是不容易的。在图2(B)中，加在一个TFT的源极和漏极之间的电压是在图2(A)情况下所加电压(10伏)的一半(或5伏)。和图2(C)所示的TFT222的情况不同，源极和漏极间的电压不太可能是1伏。这是本发明的优点之一。
如果在TFT221和222的沟道中插入LDD区或偏置区，则这些区就分别形成漏极电阻和源极电阻。这就减小了漏极结的电场强度。显然这进一步减小了截止电流。
如果如图2(D)所示将TFT和电容器的组合叠加起来，则可产生更好的效果。但效果改善的速率不如用图2(C)所示的结构代替图2(A)所示的结构。
在上述结构中，电容器223和224可以是普通的电容器。若其中的一个或两个电容器是MOS型电容器，则实现集成会更加有效。如前所述，电容器224并非总是必要的。如果在TFT221和222之间形成一个轻度搀杂区以形成其中插有并联电阻的电路结构，那么还可能进一步减小截止电流。
每个电容器都由一个固定电容器组成，包括两个相对的金属电极。另外，每个电容器还可以由一个MOS型电容器组成，该MOS型电容器是通过在一个基本上本征半导体膜上叠层一个栅绝缘膜和一个栅极而形成的。MOS型电容器的特征是电容随栅极上的电位而变。
按MOS型电容器的一个实例，三个或更多个TFT与每个象素电极串联连接。除了位于相对两端的那些串联连接的TFT以外，至少有一个TFT保持在导电状态并用作一个电容器。在另外一个实例中，MOS型电容器连接到串联连接的一个TFT的漏极和另一个TFT的源极的结合点上。通过将MOS电容器的栅极保持在适当的电位上就可以得到一个稳定的静电电容。
本发明的特征在于所形成的源极接线能覆盖TFT中的沟道。TFT可以是上栅型TFT，它是通过依次形成薄膜半导体区、栅极接线(栅极)、层间绝缘体、以及源极接线得到的。另外，TFT也可以是下栅型TFT，它是通过依次形成栅极接线(栅极)、薄膜半导体区、层间绝缘体、和源极线得到的。值得注意的是，使用下栅型TFT的普通有源矩阵电路是没有层间绝缘体的。但在本发明中，需要有层间绝缘体来提供沟道和源极接线间的绝缘。
图21和22表示在有源矩阵电路中TFT的常规布置。栅极接线19(只示出一个)和源极接线21(只示出一个)彼此交叉，基本上成直角。分支线20(只示出一个)自栅极接线伸出并和薄膜半导体区重叠。因此，用分支线20作TFT的栅极。在每个薄膜半导体区的一端形成象素电极22和接触点25。在另一端，形成源极接线和接触点24。
每个薄膜半导体区与栅极接线大致重叠的那个部分是沟道23。如图21和22所示，沟道23和源极接线21隔开得很宽。从棚极接线引出的分支线20增大了TFT占据的面积，从而使孔径比变坏。
在本发明中，不形成和分支线20对应的任何结构。在源极接线下方形成一个沟道。这就减小了TFT占用的面积。孔径比也加大了。借助于光很容易影响TFT中的沟道。因此，可以按常规方式封闭整个TFT。另外，还形成一个遮光膜。这就进一步减小了孔径比。在本发明中，使源极接线覆盖沟道，因此可屏蔽沟道，不受外界光的影响。因此，形成遮光膜不是必要的。这对加大孔径比是十分有效的。
这种结构的有源矩阵电路用于背照明显示器件是十分有益的。如以上所述，对于背照明显示器件，要求有高的孔径比。此外，该显示器件是用强光照明的。因此，强制要求TFT避光。在本发明中，光从上面的源极接线上投射出去。这就保证了源极接线可为TFT中的沟道挡光。
在下面对本发明的描述中将会出现本发明的其它目的和特点。
图1(a)-1(e)是本发明的有源矩阵电路的分解电路图；图2(A)是现有技术有源矩阵电路的分解示意电路图；图2(B)-2(D)是本发明的有源矩阵电路的分散示意电路图；图3(A)-3(D)是说明本发明的半导体区和栅极的布局的视图；图4(A)-4(F)是本发明的有源矩阵电路器件的剖面图，说明制造电路器件的一种方法的工艺顺序；图5(A)-5(E)是本发明的有源矩阵电路器件的剖面图，说明制造电路器件的另一种方法的工艺顺序；图6是说明驱动本发明的有源矩阵电路器件的方式的曲线图；图7(A)-7(D)是包括本发明的半导体区和栅极的布局视图和电路图；图8(A)-8(C)是表示本发明的半导体区和栅极的布局的视图；图9(A)-9(F)是表示本发明的象素电极和其它元件的布局的视图；图10(A)-10(E)是有源矩阵电路器件的剖面图，说明制造本发明的电路器件的第三种方法的工艺顺序；图10(F)是按本发明的有源矩阵电路的电路图；图11(A)-11(C)是表示本发明的象素电极和其它元件的布局的视图；图12是本发明的有源矩阵电路器件的剖面图；图13是一个TFT的顶视图和剖面图，说明制造本发明的TFT的制造步步骤；图14是另一个TFT的顶视图和剖面图，说明制造本发明的TFT的制造步骤；图15是第三种TFT的顶视图和剖面图，说明制造本发明的TFT的制造步骤；图16是第四种TFT的顶视图和剖面图，说明制造本发明的TFT的制造步骤；图17是第五种TFT的顶视图和剖面图，说明制造本发明的TFT的制造步骤；图18是第六种TFT的顶视图和剖面图，说明制造本发明的TFT的制造步骤；图19是第七种TFT的顶视图和电路图，说明制造本发明的TFT的制造步骤；图20是第八种TFT的顶视图和电路图，说明制造本发明的TFT的制造步骤；图21是表示一个TFT的常规布局的电路图；以及图22是说明另一个TFT的常规布局的电路图。
图1(a)表示一个有源矩阵显示器件，其中三个TFT与一个象素盒105的一个电极相连。所有这些TFT都是N沟道型的TFT。TFT也可以是P沟道型的。在每个TFT都是使用由低温工艺形成的结晶硅半导体的情况下，和N沟道型TFT相比，P沟道型TFT产生的截止电流较小，并且不太容易变坏。
两个TFT101和102的栅极相互连接，并和栅极信号线相连。TFT101的源极与图像信号线相连。第三个TFT103保持导通并连接在两个TFT101和102之间。若使TFT103保持导通状态，需要给TFT103的栅极加上一个足够高的正电位，使TFT103几乎不受图像信号和其它信号的影响。
例如，图像信号从-10伏变到+10伏，则TFT103的栅极要保持在+15伏以上，最好是+20伏以上。例如，若TFT103的栅极电位为+11伏，则栅极和源极间的电位差是阈电压附近变化，即从+1伏变化到+11伏。还使TFT103得到的电容量发生很大的变化。另一方面，若TFT103的栅极电位是+20伏，则栅极和源极间电位差从+10伏变到+30伏，离开阈电压足够远。因此，TFT103得到的电容几乎不变。
液晶盒105和附加电容器104与TFT102的漏极相连。液晶盒105和附加电容器104的另一个电极接地。如果液晶盒105的电容足够大，可省去附加电容器104。用光学方法确定MOS型电容器103的电容和附加电容器104的电容再加上液晶盒105的电容之和的比。
现在描述图1(a)所示结构的工作过程。在两个TFT101和102的栅极上加上一个高电平的电压，使TFT101和102导通。和图像信号对应的一个电流流过TFT101的源极。保持导通状态并和TFT101的漏接相连的TFT103起一个电容器的作用并且开始充电。由于TFT103保持导通状态，所以电流从TFT102的源极流到它的漏极，从而对附加电容104和液晶盒105充电。
然后，如果在TFT101和102上加上一个低电平的电压，则TFT101和102被偏置成截止。加在TFT101源极上的电压下降，使截止电流流过保持导通状态的TFT103。于是，开始放电。但一直导通的TFT103的电容使与该象素相连的TFT的漏极和源极间的电压下降推迟。因此，使从附加电容器104和从液晶盒105释放出来的电荷数量减小。从液晶盒105放出的电荷数量得以抑制，直到下一帧图像期间该TFT被驱动，变成导通状态时为止。图6中的曲线(a)表示按这种方式变化的漏极电压。
再次参照图1(a)，我们现在讨论一个电路，其中没有一直导通的N沟道TFT103。两个N沟道TFT101和102的栅极极相互连通。液晶盒105和附加电容104都连到TFT102的漏极。这就是图2(B)所示的电路，并称之为所谓的多栅极电路。
在两个TFT101和102的棚极上先加上一个高电平电压，使它们导通。电流流过TFT101和102的源极，使附加电容器104和液晶盒105充电。
然后，在TFT101和102的栅极上加上一个低电平电压。结果，将TFT101和102偏置成截止。TFT101上的电压下降。这就使TFT102的漏极电压降低。因此，附加电容器104和液晶盒105开始放电。图6中的曲线(b)表示按此方式变化的漏极电压。释放的电荷数量大于在图6曲线(a)所示的情况。电压降也较大。
本例体现了本发明的实用特性。显然，如果将一个和TFT102和103类似的TFT按照和图2(D)所示相同的方式插在TFT102和104之间，则可以得到更大的好处。例2图1(b)表示一个有源矩阵电路的象素的实例，其中的两个TFT与一个象素电极相连。所有的TFT都是N沟道型的。若它们都是P沟道的，也可得到类似的优点。
两个TFT111和112的栅极相互连接，并且连到一个栅极信号线上。MOS型电容器113连在每个TFT的源极和漏极之间。可通过短路一个普通的TFT的源极和漏极来形成MOS型电容器113。由于MOS型电容器使用了N沟道的TFT，所以若将栅极保持在适当的正电位上，MOS型电容器就能起一个电容器的作用。为使MOS型电容器的功能稳定，最好将栅极电位维持在一个足够高的电位上，这和例1的TFT103的棚极的情况相同。
为了实施本发明，必须在所说的象素未被选择的绝大部分的时间内保持MOS型电容器113的栅极处在前述的电位上。当该象素被选中时，即，将图像信号线上出现的信号写入到该象素上时，最好将MOS型电容器113保持在以上所述的电位上。电容器114和MOS型电容器113的栅极和平行于栅极信号线延伸的一个电容器接线相连，并且保持在用于上述目的的电位上。
液晶盒115和附加电容器114连到TFT112的漏极上。TFT111的源极与图像信号线相连。如果液晶盒115的电容足够大，附加电容器114则是不必要的了。
现在描述图1(b)所示结构的工作过程。为简单起见，假定MOS型电容器113保持在足够高的正电位上。首先，在两个TFT111和112的栅极上加上一个高电平的电压，使它们偏置成导通状态。
结果，电流流过TFT111的源极。使与TFT111的漏极相连的MOS型电容器113开始充电。电流从TFT112的源极流向漏极，对附加电容114和液晶盒115充电。
在此之后，对TFT111和112的栅极加上一个低电平的电压，使TFT111和112截止。TFT111的源极电压降低。来自该TFT的截止电流开始给MOS型电容器113充电。但MOS型电容器113将与该象素相连的TFT的漏极和源极间的电压下降推迟了。减小了从附加电容114和从液晶盒115释放的电荷的数量。从液晶盒115释放的电荷的数量得以抑制，一直到下一帧图像期间该TFT被驱动，变为导电状态时为止。在该工作过程期间产生的信号的波形与例1中产生的波形相同。例3图1(c)表示一个有源矩阵电路的象素的一个实例，其中的两个TFT与一个象素电极相连。所有TFT都是N沟道型的。若它们都是P沟道型的，则可得到类似的优点。
两个TFT121和124的栅极相互连接，并且连到一个栅极信号线上。在每个TFT的源极和漏极之间连接一个电容器123。
利用一个MOS型电容器来形成附加电容124。具体来说，附加电容124是通过短路一个普通的TFT的源极和漏极形成的，和例2的MOS型电容器113形成的方式相同。由于这种MOS型电容器是由一个N沟道TFT组成的，所以若将其栅极保持在一个适当的正电位上，则N沟道TFT就起一个电容器的作用。为使N沟道TFT作为电容器稳定工作，最好将栅极保持在一个足够高的正电位上，和例2的MOS型电容器113的栅极的工作方式相同。
为了实施本发明，必须至少在所说象素未被选中的绝大部分时间内将MOS型电容器124的栅极保持在前述的电平上。该象素被选中时，即将在图像信号线上出现的信号写向该象素时，最好将附加电容器124的栅极保持在上述的电平上。电容器123、和MOS型电容器124的栅极都与平行于栅极信号线的一个电容器连线相连，并且都被保持在用于上述目的的电位上。
液晶盒125和附加电容器124都与TFT122的漏极相连。TFT121的源极与图像信号线相连。按此方式构成的电路器件的工作方式与例1和例2相同。例4图1(d)表示一个有源矩阵电路的象素的一个实例，其中的两个TFT与一个象素电极连接。所有的TFT都是N沟道型的。如果它们是P沟道型的，也可得到类似的优点。
两个TFT131和132的栅极相互连接，并且都连到一个栅极信号线上。在每个TFT的源极和栅极之间连接一个电容器133。这个附加电容器133是通过短路一个普通的TFT的源极和漏极形成的，和例2的MOS型电容器113的情况相同。
在本例中，附加电容器134也是使用一个MOS型电容器形成的。由于这些MOS型电容器是N沟道的TFT，所以若将栅极保持在适当的正电位，则N沟道TFT就将起电容器的作用。为使N沟道的TFT稳定地起电容器的作用。最好将栅极保持在足够高的正电位上，和例2的MOS型电容器113的栅极的工作方式相同。为了实施本发明，必须至少在所说的象素未被选中的绝大部分时间内将这些MOS型的电容器的栅极保持在前述的电位上。
当该象素被选中时，即在图像信号线上出现的信号正要被写到该象素上时，最好将附加电容器的栅极保持在上述的电位上。MOS型电容器133和134的栅极与一个平行于栅极信号线延伸的电容器接线相连，并被保持在用于上述目的的电位上。
液晶盒135和附加电容134与TFT132的漏极相连。TFT131的源极与图像信号线相连。按此方式构成的电路器件的工作过程与例1-3相同。例5图1(e)表示一个有源矩阵电路的象素的一个实例，其中的两个TFT与一个象素电极相连。所有的TFT都是N沟道型的。如果它们都是P沟道型的，也有类似的优点。
两个TFT141和142的栅极相互连接，并且都连接到一个栅极信号线上。在每个TFT的源极和漏极之间连接一个电容器143。为了进一步减小截止电流，在TFT141和142之间直接插进一个电阻器146。电阻器146是通过在构成TFT141和142的半导体膜中形成一个轻度搀杂的区域而形成的。
按照和例3相同的方式，使用一个MOS型电容器来形成附加电容器144。由于MOS型电容器是由N沟道TFT组成的，和例3所述方式相同，所以若将栅极保持在一个适当的正电位上，则N沟道的TFT就起电容器的作用。为使N沟道的TFT稳定地起电容器作用，最好将该电位保持在足够高的正电位上，和例3的MOS型电容器123的栅极的情况相同。为了实施本发明，必须至少在所说象素未被选中的绝大部分时间内将MOS型电容器144的栅极保持在前述的电位上。
当该象素被选中时，即在图像信号线上出现的信号正被写到该象素上时，最好将附加电容器144的栅极保持在上述的电位上。MOS型电容器143和144的栅极和平行于栅极信号线延伸的一个电容器接线相连，并被保持在用于上述目的电位上。
液晶盒145和附加电容器144与TFT142的漏极相连。TFT141的源极与图像信号线相连。按此方式构成的电路器件的工作过程与例1-4相同。例6本例涉及制造例1-4的电路的工艺顺序。在本例中，对栅极进行阳极氧化处理以形成一个偏置栅极。这样做就减小了截止电流。在日本公开的专利No.267667/1993中公开了对栅电极进行阳极氧化处理的技术。
图4(A)-4(D)说明了本例的工艺顺序。首先，在由康宁7059玻璃构成的基片401上沉一个氧化硅缓冲膜402，膜厚为1000到3000埃，例如为3000埃。基片401的尺寸为100mm×100mm。为了沉积氧化硅膜，通过等离子体辅助的CVD法(化学汽相淀积法)来分解和沉积TEOS。这一制造步骤也可通过溅射技术实现。
通过等离子体辅助的CVD法或通过LPCVD法形成厚度为300-1500埃(如500埃)的非晶体硅膜。让该叠层处在550℃-600℃的环境中24小时，以使非晶体膜结晶。这时，可加入痕量的镍以促进该结晶过程。在日本公开的专利No.244104/1994中公开了降低结晶温度和缩短结晶时间的技术。
这一制造步骤也可利用依靠激光照射的光退火方法实现。还可利用热退火和光退火的组合。对按此方式结晶的硅膜进行蚀刻，以形成岛区403。在这些岛区403上形成栅极绝缘膜404。在本例中，通过等离子体辅助的CVD法形成了厚度为700-1500埃(如，1200埃)的氧化硅膜。这一步骤也可通过溅射技术实现。
在此之后，通过溅射形成含1％硅(按重量计)或含0.1-0.3％钪(按重量计)的并且厚度为1000埃至3μ(如，5000埃)的铝膜。对该铝膜进行蚀刻以形成栅极405、406、和407(图4(A))。
随后，在电解液内让一个电流流过栅极以对栅极进行阳极氧化处理，按此方式形成厚度为500-2500埃(如，2000埃)的阳极氧化的膜。用乙二醇将L-酒石酸稀释到浓度为5％，并用氨水调节pH值到7.0±0.2，从而得到所用的电解液。将叠层浸入该电解液中。将可调电流源的正端连到基片上的栅极上。将一个铂电极与电流源的负端相连。加上电压，保持电流为20mA。氧化过程一直继续到电压达到150伏时为止。然后，氧化过程在电压保持为150伏时继续进行，一直到电流降到0.1mA以下时为止。结果，得到了厚度为2000埃的铝氧化膜408、409和410。
然后，使用栅极部分(即栅极和外围的阳极氧化膜部分)作为掩膜，通过自取向离子搀杂技术，将一种杂质(如，磷)植入岛区403中。用磷化氢(PH3)作为掺杂气体。在这种情况下，剂量为1×1014—5×1015个原子/cm2，而加速电压为60-90千伏。当剂量为1×1015个原子/cm2时，加速电压为80千伏。结果，形成了N型搀杂区411-414(图4(B))。
用波长为248nm、脉冲宽度为20毫微秒的KrF激发物激光照射该叠层以激活搀杂区411-414。激光的能量密度为200-400毫焦耳/cm2，最好为250-300毫焦耳/cm2。还可以利用热退火来进行这一制造步骤。在包含催化元素(如镍)的情况下，可以通过在比正常工艺的温度还低的温度下进行热退火来激活这些搀杂区，如日本公开的专利No.267989/1994所述。
将这种方式形成了N型搀杂区。在本例中，搀杂区距栅极较远，二者之间的距离等于阳极氧化物的厚度。即，形成了一个偏置栅极。
然后，通过等离子体辅助的CVD法形成一个厚度为5000埃的氧化硅层间绝缘体415。这时，使用TEOS和氧气作为气态原材料对层间绝缘体415和栅极氧化膜404进行蚀刻。在N型搀杂区411中形成接触孔。然后，通过溅射技术形成一个铝膜。对铝膜进行蚀刻以形成源电极和连接点416。它们都伸向图像信号线(图4(C))。
在此之后，形成一个钝化膜417。在本例中，利用NH3、SiH4、和H2的混合气体，通过等离子辅助的CVD法，形成厚度为2000-8000埃(如4000埃)的一个氮化硅膜，以此作为这个钝化膜。对钝化膜417，层间绝缘体膜415、以及栅极绝缘膜404进行蚀刻，从而在阳极氧化物膜409上形成一些孔。在N型搀杂区414中形成一些接触孔，以便和象素电极连接。然后溅射铟锡氧化物(ITO)，形成一个膜。对该ITO膜进行蚀刻以形成象素电极418。
象素电极418位于阳极氧化膜409的和栅极406相对的那一侧。于是，产生了一个电容器419。如果N型搀杂区412和413保持在相同的电位，则在栅极406和下方的硅半导体之间就形成了一个MOS型电容器，该MOS型电容器用栅极绝缘膜404作电介质(图4(D))。
于是形成了一个具有N沟道TFT421、422、电容器419、420的有源矩阵电路器件。在本例中，象素电极与MOS型电容器共同作用形成了电容器，因此该电路与图1(a)和1(b)所示的电路相同。
图4(A)-4(F)是剖面图。图3(A)-3(D)是在这些剖面图中所示结构的顶视图。在本例中，如果栅极如图3(A)所示交叉穿过岛区403，则通过栅极406形成TFT。另一方面，如果栅极406如图3(B)-3(D)所示和岛区403不交叉，则形成一个MOS型电容器。
在任何情况下，只要对栅极406加上足够高的电位，就可在栅极下方的基本上本征半导区内产生一个沟道。结果，产生了一个电容器。对于图3(A)所示的电路结构，该沟道的电阻分量与沟道相对两侧的两个TFT串联插入。
为了更加可靠地引入一个电阻器，首先引入一种高浓度的杂质(图4(B))所示的步骤，而后引入低浓度的杂质。如果轻度搀杂区480仅在靠近栅极406的区域形成，则可得到期望的结果。该轻度搀杂区的片电阻大于其它的搀杂区411-414的电阻。因此，从图7(A)的电路得到了图7(B)所示的电路，该电路和图3(A)所示的在两个TFT之间串联插入另一个TFT的结构一致(图7(A)和7(B)。
在和图3(B)所示结构对应的，并且在两个TFT之间接一个MOS型电容器的情况下，以类似的方式导出图7(D)所示电路(图7(C)和7(D))。
在任何情况下，电阻器480的作用都是减小截止电流。在本例中，存在多达3个栅极。但仅需要两个接点。由于产生了一个电容器，所以如果使用多层金属化，则所占面积很窄小。
图3(A)表示的是标准的TFT。图3(B)表示的是标准的电容器。因为在有源矩阵电路器件中使用的TFT的沟道宽度一般很小，所以如果栅极406的宽度不够大，则难以保证有足够大的电容。在这种情况下，仅在如图3(C)所示的MOS型电容器部分加宽岛区403，另外，还可以如图3(D)所示改变棚极406的形状。
但如果使用这些方法都没有得到足够大的电容，则可将岛区403改变成大致U形的，或马蹄形的，如图8(A)-8(C)所示。使栅极信号线和电容器线与U形岛区重叠。即，半导体膜在两个位置与栅极信号线或棚极405和407重叠。半导体膜在一个位置与电容器线或棚极406重叠，使形成的棚极信号线平行于电容器线。在这种情况下，栅极405和407可在一条直线上。这有益于设计。
在图8(A)中，栅极406将半导体区分开，因此其电路类似于图3(A)所示的电路。图8(A)所示结构的特征在于半导体区有一个与图像信号线相接触的区411、一个与象素电极相接触的区414、以及两个N型区或P型区412和413。这两个区412和413通过电容器线和栅极信号线彼此分隔开。
如果电容器线没有完全和半导体膜重叠、但形成了如图8(B)所示的一个外露的半导体区481，则不会发生任何问题。要求是通过栅极信号线(即栅极405和407)和电容器线(即栅极406)将区412和413分隔开来。
另一方面，在图8(C)中，半导体区412和413没有通过栅极406分隔开，因此该电路类似于图3(B)所示的电路。
按此方式，主要通过设计半导体膜(或有效层)的形状就可加大器件密度。如果使用图2(D)所示的5个TFT构成一个开关器件，则可将半导体膜的形状确定成类似于字母N或S。让行选择信号和栅极信号线和这个半导体膜重叠。例7在图4(E)剖面图中示出了本例。在本例中，在N沟道TFT452和453之间形成一个栅极454。在栅极454和下方的硅半导体之间形成一个MOS型电容器450。电容器450使用一个栅绝缘膜作电介质。在TFT453和象素电极457接点之间形成另一个栅极455，从而以类似的方式产生了一个MOS电容器451。金属接点456是向图像信号线的一个延长部分。
在本例中，在TFT452和453之间形成第一MOS型电容器450。在象素电极457和TFT453之间形成第二MOS型电容器。因此，本例对应于图1(d)所示的结构。在本例中，存在多达四个栅极，但仅有两个接点是必要的。因此所占面积相当小。例8
本例示于图4(F)的剖面图中。在本例中，金属接点474自N沟道TFT472和473之间的界面伸出。在TFT473和象素电极476之间形成一个栅极477。金属接点474伸向栅极477的上表面。使用一种阳极氧化物作电介质来形成电容器470。使用栅极绝缘膜作电介质来形成另一个MOS型电容器471，该栅极绝级膜位于栅极477和下方的硅半导体层之间。金属接点475是向图像信号线的一个延长部分。
在本例中，在MOS型电容器的栅极471和从TFT472及473伸出的电接点474之间产生一个电容器，其结构对应于图1(C)所示的结构。例9图5(A)-5(E)说明本例的方法步骤顺序。首先，在基片501上沉积厚度为2000埃的氧化硅缓冲层502。在结晶硅膜外形成一个岛区503。在岛区503上形成栅极绝缘膜504。
然后，通过溅射技术形成厚度为5000埃的铝膜。为了改善在下面要完成的形成多孔阳极氧化膜步骤中对光刻胶的粘结性，在该铝膜表面上形成厚度为100-400埃的阳极氧化薄膜。
随后，通过旋涂法形成厚度约为1μm的光刻胶膜。通过公知的光刻法蚀刻栅极505、506、和507、在栅极上放置光刻胶掩膜508、509，和510(图5(A))。
接下去，将该叠层浸入10％草酸的水性溶液中。将可调电流源的正端连接到叠层上的栅极505和507上。在负端上连接一个铂电极，在这种条件下完成阳极氧化过程。在日本公开专利338612/1994中公开了这一技术。这时，在5-50伏的一个恒压下(如8伏10到500分钟，例如200分钟)完成该阳极氧化过程。结果，在栅极505和507的侧面上形成厚度为5000埃的多孔阳极氧化物511和512。所得的阳极氧化物是多孔的。由于在栅极上表面上存在掩膜材料508和510，所以几乎不能进行阳极氧化过程。因为没有电流流过栅极506，所以在栅极506上没有发出阳极氧化过程(图5(B))。
随后，除掉掩膜材料，露出栅极的上表面。按照和例6相同的方式，用乙二醇稀释L-酒石酸，使其浓度为5％。用氨水将pH值调到7.0±0.2。在该电解液中给栅极505、506和507通上一个电流以便进行阳极氧化过程。于是，形成了厚度为500-2500埃(如，2000埃)的阳极氧化物。结果，形成了厚度为2000埃的致密的铝涂层513、514和515。
然后，使用栅极部分作为掩膜，通过自取向技术将一种杂质(在本例中为硼)值入硅的岛区503，形成一个P型搀杂区。在本例中，使用乙硼烷(B2H6)作搀杂气体。剂量为1×1014到5×1015个原子/cm2。加速电压为40到90千伏。例如，剂量为1×1015个原子/cm2，加速电压为65千伏。结果，形成了P型搀杂区516-519(图5(C))。
用波长为248nm、脉冲宽度为20毫微秒的KrF激发物激光照射该叠层，以激活搀杂区516-519。而后，通过等离子体辅助的CVD法形成厚度为3000埃的氧化硅层间绝缘膜520。蚀刻层间绝缘膜520和栅极绝缘膜504。在P型搀杂区516中产生接触孔。在此之后，通过溅射技术形成一个铝膜。对铝膜进行蚀刻以形成一个图像信号线521(图5(D))。
然后，形成一个钝化膜522。蚀刻钝化膜522、层间绝缘膜520、和栅极绝缘膜504，以便在阳极氧化膜514上形成孔并在P型搀杂区519内形成接触孔，使用这些接触孔和象素电极接触。沉积ITO，使其成为一个膜。蚀刻该ITO膜以形成象素电极523。象素电极523在栅极506的对面。于是产生了用阳极氧化物膜514作电介质的一个电容器。如果使P型搀杂区517和518保持在相同的电位上，则在栅极506和下方的硅半导体层之间就产生了一个MOS型电容器。该MOS型电容器用栅极绝缘膜504作电介质(图5(E))。
通过上述制造步骤形成了一种有源矩阵电路器件，它包含P沟道TFT526、527、电容器524、和MOS型电容器525。在本例中，每个象素电极都和MOS型电容器的栅极一起形成了一个电容器。因此，该电路类似于图1(a)和1(b)所示的电路，只是晶体管导电类型相反。
在本例中，要求抑制TFT526和527的截止电流。这些TFT和例6的TFT相比有较大的偏置宽度。另一方面，MOS型电容器勿需偏置结构，因此将MOS型电容器的偏置宽度调到一个很小的数值上。例10图9(A)-9(F)表示按本发明产生电路的方式。为此可使用公知的工艺技术或例6、或例9所述的工艺技术，因此下面将不对这些技术进行详细的描述。
首先，形成大致呈U形的或马蹄形的半导体区或有效层601-604。在将有效层601用作基准层的情况下，有效层602在同一列和下一行。有效层603在下一列和同一行。有效层604在下一例和下一行(图9(A))。
然后，形成一个栅极绝缘膜(未示出)。在栅极绝缘膜之外形成栅极信号线605、606、和电容器接线607、608。在栅极信号线、电容器接线、和有效层之间的位置关系和图8所示的位置关系相同(图9(B))。
在将一种杂质引入有效层中以后，在有效层左端形成接触孔(如，611)。然后，产生图像信号线609和610(图9(C))。
然后，在由栅极信号线和图像信号线包围的区域内产生象素电极612和613。以此方式，通过电容器接线607和有效层601形成一个TFT614。此时，电容器接线607和同一行的象素电极613不重叠，但和前一行的象素电极612重叠。这就是说，就象素电极613而论，下一行的电容器接线608和象素电极613重叠，于是形成了电容器615。按照和其它一些实例中所用的相同的方式，将足以使TFT614成为另一个MOS型电容器的恒定电压加到电容器接线607和608上(图9(D))。
借此方式，使栅极信号线和前一行或下一行的象素电极重叠。于是，产生了如图9(E)所示的电路。电容器615对应于图1(A)所示的电容器104。在基本上不降低孔径比的条件下可以加上一个电容器。这对加大器件密度是有效的。
为了进行参考，图9(F)表示出现有技术的单位象素(见图2(A))，它是在由行选择信号线和图像信号线(二者有规则地彼此间隔开)包围的一个区内形成的。由附加电容器202挡住的这个区和本例(图9(D))的这个区相同。在本例中，半导体区601几乎完全由信号线605和607覆盖。因此，孔径比不下降。另一方面，在现有技术结构中(图9(F))，从行选择信号线中分支出来的栅极使孔径比变差。
本发明的电路配置和其它一些特征如以下所述。
(1)与图像信号线相连并且与象素电极相连的半导体区601的那些部分的位置和栅极信号线605在同一侧。
(2)电容器接线607在和栅极信号线605相对的那一侧。
(3)相邻的象素电板612和同一行的电容器接线607重叠，但和图像信号线609和610不重叠。
就一个有源矩阵电路的开关器件和象素电极的关系而论，象素电极不应和加有图像信号的任何区域重叠。由于有上述特征，这一要求得以满足。此外，还加大了孔径比。例11图10(A)-10(F)表示本例的方法步骤顺序。首先，在基片701上沉积厚度为2000埃的硅氧化物缓冲层702。在一个结晶的硅膜之外形成岛区703。在岛区上形成棚极绝缘膜704。
然后，使用和例9中使用的类似的技术，形成栅极705-707，栅极705-707主要由铝构成并涂有膜型阳极氧化物。在本例中，将多孔的阳极氧化物708只沉积在中央栅极的侧表面上(图10(A))。
通过干蚀刻方法对栅极绝缘膜704进行蚀刻。结果，栅极绝缘膜留在了栅极705-707的下方以及栅极705-707的相应的阳极氧化物部分的下方的那些部分709711上(图10(B))。
在此之后，有选择地除去多孔的阳极氧化物708。在以前引用过的日本公开专利No.338612/1994中公开了用于这一制造步骤的技术(图10(C))。
随后，用该栅极部分和栅极绝缘膜710作掩膜，通过自取向技术将一种杂质(在本例中为磷)植入硅的岛区703中，形成N型搀杂区。在本例中，这个离子植入方法主要包括两个步骤。第一步，在高加速电压和低剂量下植入杂质。第二步，在低加速电压和高剂量下植入杂质。在第一步的实例中，加速电压为80千伏，剂量为1×1013个原子/cm2。在第二步的实例中，加速电压为20千伏，剂量为5×1014个原子/cm2。
在第一步中，离子得到很大的加速能量。因此，离子可穿过栅极绝缘膜710植入。此时形成的搀杂区是轻度搀杂的。在第二步中，可以形成重度搀杂区，但离子不可能穿过栅极绝缘膜710引入。结果，可分开形成N型重度搀杂区712-715和N型轻度搀杂区716、717(图10(D))。
在激活了按此方式形成的搀杂区712-717后，通过等离子辅助的CVD法形成厚度为3000埃的硅氧化物膜718，即层间绝缘膜。蚀刻层间绝缘膜718并在N型重度搀杂区712内形成接触孔。然后通过溅射技术形成一个铝膜。蚀刻铝膜以形成图像信号线。
然后，形成钝化膜720。蚀刻钝化膜720和层间绝缘膜718，以在N型重度搀杂区715中形成接触孔，用这些接触孔和象素电极连接。形成一个ITO膜并对其进行蚀刻以形成象素电极721(图10(E))。
通过上述这些制造步骤可获得图10(F)所示的电路。将栅极706保持在适当的电位上，就可将该电路作为电容器使用。N型轻度搀杂区716和717的作用是与TFT串联插入的电阻器，并且区716和717在减小截止电流方面是有效的(图10(E))。例12图11(A)-11(C)表示按照本发明建立电路的方式。为此，可以使用公知的工艺技术或使用例6、或例9中所述的工艺技术，这里不对这些技术做详细描述。本发明的这个电路配置的构思和例10(图9(A)-9(F))大致相同。但在本例中，通过可靠地利用在屏蔽膜之外形成的电容器接线和图像信号线的屏蔽作用，保护TFT不受外部光的影响。由TFT建立一个黑色矩阵电路，以便清晰地区分开象素的颜色。
本例的方法步骤顺序与例10所用的相同。首先，形成大致U形的有效层801。然后，在有效层801上沉积栅极绝缘膜(未示出)。形成栅极信号线802和电容器接线803。按排该电容器接线，使其包围形成象素电极的部分，如图11(A)所示。
在将杂质植入有效层后，在有效层的左端形成接触孔。还要形成图像信号线804。还要安排该图像信号线，使其覆盖象素电极的周围(尤其是TFT的周围)(图11(B))。
由图可见，透明部分仅仅是形成象素电极的中央部分和位于每个象素右上端的两个点状部分。在这些点状部分中，在栅极信号线和电容器接线之间的间隙没有用图像信号线填满。其它部分是通过栅极信号线、电容器接线、和图像信号线遮光的。尤其是在本例中，将图像信号线安排在TFT之上。这些图像信号线能阻止外界的光进入TFT中。这在稳定TFT特性方面是很有效的。
然后，在上述中央部分内形成一个象素电极805。除了象素电极外的透明区仅为在象素电极805和图像信号线804之间的间隙807、以及在栅极信号线802、电容器接线803、和图像信号线804之间的间隙806。间隙807对于防止图像信号线和象素电极重叠是必不可少的。需要用间隙806来分开相邻的图像信号线。但这些间隙807和806所占面积足够小。
在不形成黑色矩阵的条件下利用现存的导电接点也可以得到等效于黑色矩阵的一种结构(图11(C))。
在图12中从概念上表示出本例的TFT部分的剖面。如图所示，在图像信号线804一侧上的TFT完全由图像信号线804覆盖。在中央的TFT部分地由图像信号线覆盖。在本例中，电容器接线通常与象素电极和图像信号线重叠。因此，必须充分注意金属化层之间提供的绝缘。通过至少在电容器接线的上表面上形成一个阳极氧化物膜，就能有效地加强这种绝缘(图12)。例13本例示于图13和14中。可以在基片的一个电介质表面1上形成一个适当的绝缘膜作为缓冲膜，也可以不形成这个膜。首先，或者在基片上，或者在电介质表面1上，形成一个厚度为100-1500埃(例如800埃)的岛形薄膜硅区2。如图13所示，硅区2具有用来形成接点的凸缘3、5和居中沟道形成部分4。该硅区2或由非晶硅构成，或由多晶硅构成(图13)。
然后，硅氧化物之外形成厚度为1200埃的栅极绝缘膜6。将适当数量的磷加到多晶硅膜上以改进它的电导性。通过LPCVD法形成厚度为3000埃的这个多晶硅膜。蚀刻这个多晶硅膜以形成栅极线7。栅极线的材料不限于多晶硅。例如还可使用金属材料，如铝、钽。特别是在使用铝的情况下，可能有效地降低栅极线的片电阻(图14)。
在此之后，使用栅极线7作掩膜，通过自取向离子植入技术，将一种杂质(在本例中为磷)引入岛形硅区2中。以此方式产生搀杂区8(源极)和9(漏极)。在栅极下方此时没形成任何搀杂区。在离子植入后，通过适当措施(例如热退火或激光退火)可激活引入的搀杂剂(图15)。
然后，通过等离子体辅助的CVD法形成厚度为2000-10000埃(如5000埃)的硅氧化物膜或氮化硅膜10。以此方式形成一个第一层间绝缘层。形成伸向凸缘3的一个接触孔11，凸缘3用于和硅区相接触(图16)。
随后，通过溅射技术形成厚度为5000埃的一个铝膜。蚀刻铝膜以形成源极线12。在前一制造步骤形成的接触孔11中源极线12形成和源极8的一个接点(图17)。
然后，沉积厚度为2000-5000埃(如，000埃)氮化硅或氧化硅第二层间绝缘层13。在第二层间绝缘层13中形成伸向凸缘5的一个接触孔，凸缘5用于同硅岛区相接触。通过溅射技术形成厚度为1000埃ITO膜。对ITO膜进行蚀刻以形成一个象素电极14(图18)。
在本例中，TFT中的沟道方向(从源极到漏极的方向)平行于图19所示的源极接线。与图22所示的现有技术TFT相比，这是一个特征。
在本发明的本例和其它例中，沟道4都位于源极线的下方。靠近沟道4的源极和漏极与源极线重叠，形成了一个寄生电容器，这和现有技术的TFT是不相同的。在漏极9和源极线12之间形成的寄生电容器15在操作有源矩阵电路期间会出现问题。但由图18可以看出，漏极9和源极线12彼此之间由第一层间绝缘层10隔离开。可使产生重叠的硅岛区的宽度足够小。这个重叠区域比象素电极14的面积小得多。由于这些理由以及其它的一些理由，对显示的图像不会有很大的影响。例14本例示于图20中。其方法步骤顺序与例1相同。在本例中，使每个硅岛区的形状都为大致U形。形成栅极线，使其与硅区相交。因此，形成了两个沟道(或两个TFT)16和17。使硅岛区的一端与源极线相接触。在沟道16上方形成源极线。使另一端与一个象素电极接触。
具体来说，在本例中，为每一个象素形成两个串联连接的TFT，如图20所示。在该结构中可以减小象素的漏电流，这是公知的，如日本专利申请No.38755/1991所公开的那样。在本例中，不必形成从栅极线伸出的分支线，这和现有技术是不相同的。因此，可减小TFT所占的面积。此外，还可加大孔径比。
在本例中，用作右边TFT的源极的左边TFT的漏极还和源极线重叠，从而形成一个寄生电容器18。与例1相比较，在本例中将一个TFT加在寄生电容器18和象素电极之间。因此，限制了这一结果(图20)。
如以上所述，通过连接多个TFT和/或适当的电容器，成功地抑制了液晶盒两端的电压降。在本发明中，尤其是在图2(C)所示的TFT222中，在整个驱动过程中都将源极和漏极间的电压保持在一个低电平上。一般来说，TFT的变劣性取决于加在源极和漏极之间的电压。通过使用本发明可防止TFT的性能下降。
在要求图像显示质量较高的应用中使用本发明是有益的。即，在要显示大于256个灰度等级的相当大数目的色调的情况下，必须将液晶盒在一帧期间的放电量抑制在1％以内。分别在图2(A)和2(B中表示的常规系统都不适合于这一目的。
本发明特别适合于使用由结晶硅半导体构成的TFT的有源矩阵显示器，有源矩阵显示器适合于有源矩阵寻址操作，尤其是画面要素的行数很大的场合。在有大数目的行的矩阵显示器中，激励每一行的时间一般来说都很短。因此，由结晶硅半导体构成的TFT不适用于这种矩阵显示器。而使用结晶硅半导体的TFT有很大的截止电流。为此，因为本发明可抑制截止电流，所以本发明可以为这一技术领域作出贡献。当然，使用由非晶体的硅半导体构成的TFT是有益的。
在所示的例中，TFT和MOS电容器主要都是上栅极型的。本发明可应用下栅极型或其它的一些结构上，也有类似的实用性。此外，还可以使用由上栅极型和下栅极型的组合构成的开关装置。
本发明可加大有源矩阵电路的孔径比。因此可以改进使用这种有源矩阵电路的电光器件的显示特性。因此，本发明在工业应用上是有益的。
权利要求
1.一种有源矩阵显示器，包括按行和列排列的象素电极；按行和列排列的栅极信号线；按行和列排列的图象信号线；以及至少三个与每一个所说象素电极串联的薄膜晶体管，所说三个薄膜晶体管包含与所说图像信号线连接，并且至少一个第二晶体管不与所说图像信号线连接，所说第二晶体管不变地、或者几乎不变地保持导通状态。
2.如权利要求1的有源矩阵显示器，其中不变地或几乎不变地保持导通状态的所说第二晶体管有一个沟道以及在所说沟道的相对两端设置的轻度搀杂区。
3.如权利要求1的有源矩阵显示器，其中在与所说象素电极相连的所说薄膜晶体管中的沟道的相对两端设置轻度搀杂的漏极区。
4.如权利要求1的有源矩阵显示器，其中在与所说象素电极相连的所说薄膜晶体管中的沟道的相对的两端设置偏置区。
5.一种有源矩阵显示器，包括在一个玻璃基片上按行和列排列的象素电极；至少两个与每一个所说象素电极串联连接的薄膜晶体管，所说两个薄膜晶体管彼此连接，连接的位置在所说两个薄膜晶体管中的每一晶体管的源极和漏极之一上；以及至少一个电容性元件，它设在所说两个薄膜晶体管中的每一个晶体管的源极和漏极之一上。
6.如权利要求5的有源矩阵显示器，其中所说电容性元件包括一个栅极绝缘膜和设在一个半导体膜上的一个栅极。
7.如权利要求5的有源矩阵显示器，其中轻度搀杂的漏极区设在与所说象素电极相连的所说薄膜晶体管中的沟道的相对的两端。
8.如权利要求5的有源矩阵显示器，其中偏置区设在与所说象素电极相连的所说薄膜晶体管中的沟道的相对的两端。
9.如权利要求5的有源矩阵显示器，其中电阻性元件设在相继的所说薄膜晶体管之间。
10.一种有源矩阵显示器，包括按行和列排列的象素电极；半导体膜岛区，为每一个所说象素电极设置一个所说岛区，所说岛区有N型或P型区；以及至少三个栅极，每个栅极都设在相应的一个所说半导体膜岛区上并涂有阳极氧化物膜，其中，所说N型区或P型区在一端包括一个第一区，在另一端包括一个第二区，所说第一区与一个所说象素电极相连，所说第二区与一个图像信号线相连；并且其中所说的栅极包括一个与一个栅极信号线相连的一个任选的栅极，该栅极信号线与一个相应的象素相连，所说的栅极进一步还包括一个或两个靠近所说任选栅极的栅极，这一个或两个栅极加有和与所说相应象素相连的所说栅极信号线无关的信号。
11.一种有源矩阵显示器，包括按行和列排列的象素电极；半导体膜岛区，为每一个所说象素电极提供一个所说岛区，所说岛区有N型或P型区；至少三个栅极，它们设在一个所说半导体膜岛区上并涂有一个阳极氧化物膜，所说栅极包括一个不与连到相应象素的栅极信号线相连的栅极；以及电容性元件，每个电容性元件都由所说的一个栅极在所说的一个栅极上的一个阳极氧化物膜、以及设在所说一个栅极或对应的象素电极上的一个金属化层来提供。
12.一种有源矩阵显示器，包括按行和列排列的象素电极；半导体膜岛区，为每个所说象素电极提供一个所说岛区，所说岛区有N型区或P型区；以及至少三个栅极，它们设在每一个所说半导体膜岛区上并涂有一个阳极氧化物膜，其中所说N型区或P型区包括一个位于其一端的第一区和一个位于其另一端的第二区，所说第一区和第二区中的一个区与所说象素电极相连，并且其中所说三个栅极包括一个第一栅极和一个第三栅极，它们位于图像信号线的一侧，所说第一栅极和第三栅极与连到相应象素的一个栅极信号线相连，并且其中所说的三个栅极包括一个第二栅极，它位于所说第一和第三栅极之间，所说第二栅极加有一个信号，该信号激励所说第二栅极，激励的时间至少为选择信号没加到栅极信号线上的时间的绝大部分。
13.一种有源矩阵显示器，包括多个图像信号线，多个基本上平行于所说图像信号线延伸的栅极信号线；平行于所说栅极信号线延伸的电容器接线，因此可使每一个所说电容器接线都位于相继的两个所说栅极信号线之间；位于由所说栅极信号线并由所说图像信号线包围的区域内的象素电极；以及与相应的一些所说象素电极相连的开关装置，每个所说开关装置都有基本上为U形的或马蹄形的半导体膜，其中，所说半导体膜至少有两个部分与所说栅极信号线重叠，并且至少有一个部分与所说电容器接线重叠。
14.一种有源矩阵显示器，包括多个图像信号线，多个基本上平行于所说图像信号线延伸的栅极信号线；电容器接线，它们平行于所说栅极信号线，使每个所说电容器接线都位于相继的两个所说栅极信号线之间；象素电极，位于由所说栅极信号线并由所说图像信号线包围的一个区域内；以及开关装置，与它们的对应的一些所说象素电极相连，每个所说开关装置都有大致U形的或马蹄形的半导体膜，其中，所说半导体膜有一个与相应的的一个所说图像信号线相接触的第一区和一个与相应的一个的所说象素电极相接触的第二区，并且至少有两个由行选择信号线并由所说栅接信号线分隔开的第三区，并且其中所说第一、第二、和第三区有N型或P型电导性。
15.如权利要求14的有源矩阵显示器，其中所说电容器接线和相应行的象素不重叠，但和相邻行的象素重叠。
16.一种有源矩阵显示器，包括多个图像信号线；多个基本上平行于所说图像信号线延伸的栅极信号线；电容器接线，它们平行于所说栅极信号线，使每一个所说电容器接线都位于相继的两个所说栅极信号线之间；象素电极，位于由所说栅极信号线并由所说图像信号线包围的一个区域内；以及开关装置，与对应的一些所说象素电极相连，其中，每个所说开关装置都有一个半导体区，该半导体区至少有两个和每一个所说栅极信号线的交叉点，其中一个选中行的所说半导体区有一个与所说图像信号线相连的第一部分和一个与所说象素电极相连的第二部分，所说第一和第二部分都位于自所说栅极信号线开始进行观察的一个第一侧上，其中，所说选中行的所说电容器接线位于从所说栅极信号线开始观察的一个与所说第一侧相对的第二侧上，并且其中，靠近所说选中行的象素电极的位置使所说象素电极与所说选中行的电容器接线重叠，但不与所说图像信号线重叠。
17.一种有源矩阵显示器，包括用作开关装置的薄膜晶体管，其中，为每个象素提供的至少一个所说薄膜晶体管包括一个由源极线覆盖的沟道。
18.一种有源矩阵显示器，包括用作开关装置的薄膜晶体管；源极线；与所说源极线基本上垂直交叉的栅极线；位于所说源极线和所说栅极线的交点上的象素电极；以及与所说象素电极并与所说源极线相接触的薄膜半导体区；其中，所说薄膜半导体区有与所说象素电极相连的第一接触区和与所说源极线相连的第二接触区，并且所说栅极线位于所说薄膜晶体管的所说第一接触区和所说第二接触区之间。
19.如权利要求18的有源矩阵显示器，其中(A)至少两个用作开关装置的薄膜晶体管位于每个象素上；(B)所说薄膜半导体区是大致U形的或马蹄形的薄膜半导体区，它们有同所说象素电极并同所说源极线相接触的接触区；并且(C)每个所说栅极线至少在两个位置与每个所说薄膜半导体区交叉。
20.如权利要求18的有源矩阵显示器，其中，在所说薄膜晶体管的每个沟道和每个源极线之间提供每个栅极线。
21.一种电光器件，包括一个具有象素的有源矩阵电路；至少一个设在所说有源矩阵电路的每个象素上的薄膜晶体管，每个薄膜晶体管都起一个开关元件的作用，所说至少一个薄膜晶体管有一个由源极线覆盖的沟道；一个基片，在基片上没有所说有源矩阵电路；以及用于从所说基片的上方向所说有源矩阵电路投射光线的装置。
全文摘要
一种减小有源矩阵显示器的截止电流的结构。在有源矩阵显示器中，多个TFT与每一个象素电极串联连接。在这些串联的TFT中，除了位于相对两端的TFT以外，至少要将一个TFT保持在导通状态。另外，至少要将一个电容器连接在串联连接的每个TFT的源极和漏极的结合部与交流接地点之间。于是，减小了在TFT截止期间从附加电容器释放的电荷量。
文档编号H01L29/786GK1121617SQ9510851
公开日1996年5月1日 申请日期1995年6月1日 优先权日1994年6月2日
发明者竹村保彦, 滨谷敏次, 小沼利光, 小山润, 河崎祐司, 张宏勇, 山崎舜平 申请人:株式会社半导体能源研究所