专利名称：具有浮动集电区的绝缘体上的硅器件的制作方法
技术领域：
本发明涉及一种半导体器件，该器件包括硅衬底；所述硅衬底上的绝缘层；所述绝缘层上的硅层，所述硅层由第一导电类型的杂质轻掺杂；从所述硅层的自由表面延伸到该硅层内的基区，所述基区由第二导电类型的杂质掺杂；从所述基区的自由表面延伸到该区内的发射区，所述发射区由所述第一导电类型的杂质重掺杂；并且至少一个从所述硅层的自由表面延伸到所述硅层中的集电区，该区与基区间有一横向距离，所述集电区由所述第一导电类型的杂质掺杂。
背景技术：
Andrej Litwin和Torkel Arnborg在1993年9月发表于ESSDERC’93的迟交论文快报(Late News Paper at ESSDERC’93)中的用于混合的高压和高密度集成电路应用的极紧凑的CMOS兼容的双极型绝缘体上的硅晶体管(“Extremely compact CMOS compatiblebipolar silicon-on-insulator transistor for mixed high voltage and highdensity integrated circuit applications”)及Andrej Litwin和TorkelArnborg在1994年6月发表于ISPSD’93,Davos中的“紧凑的甚高压兼容双极型绝缘体上的硅晶体管”(“Compact Very High VoltageCompatible Bipolar Silicon-On-Insulator Transistor”)皆公开了一种有上述结构的双极绝缘体上的硅晶体管。
这种晶体管的发射极-基极结构是垂直的，但由横向完全耗尽的集电区来承受高集电极电压。这种晶体管可以设计成几乎能承受高达几百伏的任何所需电压。
高速晶体管的一个重要特点是单位增益频率。该频率是晶体管中相应的渡越时间总和的倒数。在已知的绝缘体上的硅晶体管中，最重要的渡越时间是垂直穿过基区和沿硅-氧化物界面横向输运所需时间。实际输运机制在多数情况下是扩散而不是漂移，这意味着渡越时间正比于输运距离平方的倒数。由于界面处的横向距离大于基区里的垂直距离，所以有关的渡越时间很长。这样晶体管的速度主要受界面处的渡越时间限制。
发明的公开本发明的目的是消除由于沿硅-氧化物界面的横向扩散而造成的对速度的限制，在不影响其高电压能力的情况下，提高晶体管的速度。
在上述类型的半导体器件的所述绝缘层和所述基区之间的所述硅层中，距所述基区一定距离设置浮动集电区(floating collector)，所述浮动集电区的横向伸展部分大于发射区的横向伸展部分，而小于基区的横向伸展部分，所述浮动集电区用重于所述硅层的掺杂量掺杂所述第一导电类型的杂质，由这种结构的半导体器件可实现上述目的。
附图
简述下面将结合一幅根据本发明的双极型绝缘体上的硅晶体管的实施例的附图更具体地说明本发明。
优选实施例描述附图中的这一示图展示了根据本发明的双极型绝缘体上的硅(SOI)晶体管的实施例。该晶体管包括硅衬底1，其上设有绝缘氧化层2。
在绝缘氧化层2上设置由N型导电杂质轻掺杂的硅层3。
由P型导电杂质掺杂的基区4从硅层3的自由表面延伸到硅层3内。
由N型导电杂质重掺杂的发射区5从基区4的自由表面延伸到基区4内。
按图示实施例，晶体管包括一个由N型导电杂质掺杂的集电区6。集电区从硅层3的自由表面延伸到硅层3内，距基区4一定横向距离。
按另一实施例(未示出)，晶体管可以包括两个置于基区两侧的集电区。
如上所述，沿基区4和发射区5之下的硅层3和氧化层2间界面的载流子的传输主要是扩散，且相关的渡越时间实际上限制晶体管的速度。
然而，根据本发明，在基区4和发射区5之下选择地插入浮动集电区7，可以获得受基区-发射区结构限制的高速度，并且不影响高电压能力。
根据本发明，浮动集电区7设置于绝缘氧化层2和基区4之间的硅层3中，距基区4一定距离。浮动集电区7的横向伸展部分大于发射区5的横向伸展部分，而小于基区4的横向伸展部分。另外，根据本发明，浮动集电区7以重于硅层3的掺杂量由N型导电杂质掺杂。
在基区4和发射区5下加入重掺杂的N型浮动集电区7，可以将有限的渡越时间减少到几乎为零，而且不会影响高电压能力。这样，只改变布局便可以用简单工艺实现极高速度和极高压器件的有机结合。
权利要求
一种半导体器件，包括硅衬底(1)，在所述硅衬底(1)上的绝缘层(2)，在所述绝缘层(2)上的硅层(3)，所述硅层(3)由第一导电类型(N)的杂质轻掺杂，从所述硅层(3)的自由表面延伸到所述硅层(3)内的基区(4)，所述基区(4)由第二导电类型(P)的杂质掺杂，从所述基区(4)的自由表面延伸到所述基区(4)内的发射区(5)，所述发射区(5)由所述第一导电类型(N)的杂质重掺杂，及至少一个从所述硅层(3)的自由表面延伸到所述硅层(3)中的集电区(6)，该区与基区(4)间有一横向距离，所述集电区(6)由所述第一导电类型(N)的杂质掺杂，其特征在于所述绝缘层(2)和所述基区(4)之间的所述硅层(3)中设置浮动集电区(7)，该区距所述基区(4)一定距离，所述浮动集电区(7)的横向伸展部分大于发射区(5)的横向伸展部分，而小于基区(4)的横向伸展部分，所述浮动集电区(7)以重于所述硅层(3)的掺杂量掺杂所述第一导电类型(N)的杂质。
全文摘要
一种半导体器件包括硅衬底(1)，在所述硅衬底(1)上的绝缘层(2)，在所述绝缘层(2)上的硅层(3)，所述硅层(3)由第一导电类型(N)的杂质掺杂，从所述硅层(3)的自由表面延伸到所述硅层(3)内的基区(4)，所述基区(4)由第二导电类型(P)的杂质掺杂，从所述基区(4)的自由表面延伸到所述基区(4)内的发射区(5)，所述发射区(5)由所述第一导电类型(N)的杂质重掺杂，及至少一个从所述硅层(3)的自由表面延伸到所述硅层(3)中的集电区(6)，该区距基区(4)一定横向距离，所述集电区(6)由所述第一导电类型(N)的杂质掺杂，设置于所述绝缘层(2)和所述基区(4)之间的所述硅层(3)中的浮动集电区(7)，该区距所述基区(4)一定距离，所述浮动集电区(7)的横向伸展部分大于发射区(5)的横向伸展部分，而小于基区(4)的横向伸展部分，所述浮动集电区(7)以重于所述硅层(3)的掺杂量掺杂所述第一导电类型(N)的杂质。
文档编号H01L29/66GK1165585SQ9519597
公开日1997年11月19日 申请日期1995年10月31日 优先权日1994年10月31日
发明者T·B·阿恩博格 申请人:艾利森电话股份有限公司