含硅外延层的形成的制作方法
【专利说明】含硅外延层的形成
[0001]本申请是申请日为2007年12月11日申请的申请号为200780044461.7，并且发明名称为“含硅外延层的形成”的发明专利申请的分案申请。
[0002]相关申请
[0003]本申请要求2006年12月12日提交的美国专利申请号11/609590的优先权，所述美国专利申请公开的内容全部合并在此以作参考。
技术领域
[0004]本发明的实施例涉及一种用于含硅外延层的处理与形成的方法及设备。详细的实施例是涉及用于半导体组件中的外延层的形成与处理的方法与设备，所述半导体组件例如为金属氧化物半导体场效晶体管(MOSFET)器件。
【背景技术】
[0005]流经MOS晶体管的通道的电流量是直接与通道中的载流子迀移率(mobility)成比例，而使用高迀移率的MOS晶体管使得更多电流流动且最终获得较快的电路效能。可通过在通道中产生机械应力而增加MOS晶体管通道中的载流子迀移率。处于压缩应变下的通道，例如生长在硅上的硅锗通道层，具有大幅提高的空穴迀移率，以提供pMOS晶体管。处于拉伸应变下的通道，例如生长在松弛(relaxed)硅锗上的薄硅通道层，具有大幅提高的电子迀移率，以提供nMOS晶体管。
[0006]处于拉伸应变下的nMOS晶体管通道也可通过形成一或多个碳掺杂硅外延层来提供，而所述nMOS晶体管通道与pMOS晶体管中的压缩应变SiGe通道为互补。因此，碳掺杂硅及硅锗外延层可分别沉积在nMOS及pMOS的源极/漏极。源极与漏极区可通过选择性硅干式蚀刻而为平坦或凹陷。当经过适当制造时，覆盖有碳掺杂硅外延的nMOS源极及漏极会在通道中施加拉伸应力，并增加nMOS驱动电流。
[0007]为了达到利用碳掺杂硅外延而增进nMOS晶体管(具有凹陷的源极/漏极)的信道中的电子迀移率，期望通过选择性蚀刻或后沉积(post-cbposit1n)处理而在源极/漏极上选择性形成碳掺杂硅外延层。再者，期望碳掺杂硅外延层含有取代C原子，以在通道中诱导出拉伸应变。通过在碳掺杂硅源极及漏极含有较高的取代C含量能达到较高的通道拉伸应变。
[0008]一般来说，100纳米以下(sub-lOOnm)的CM0S(互补金属-氧化物半导体)器件需要小于30nm的结(junct1n)深度。通常使用选择性外延沉积以在结中形成含娃材料(例如:S1、SiGe及SiC)的外延层(epilayer)。选择性外延沉积允许外延层生长在娃沟槽(moat)上，而不生长在介电区域上。选择性外延可以在半导体器件中使用，例如:高起的源极/漏极、源极/漏极延伸部、接触插塞或双极性器件的基底层沉积。
[0009]一般的选择性外延工艺包含沉积反应及蚀刻反应。在沉积过程中，外延层形成在单晶表面上，而多晶层是沉积在至少一个第二层上，所述第二层例如存在的多晶层及/或非晶层。沉积反应与蚀刻反应是同时发生，且对于外延层与多晶层具有不同的反应速率。然而，沉积的多晶层通常相比于外延层以较快的速率蚀刻。因此，通过改变蚀刻气体的浓度，净选择性处理的总效应造成外延材料的沉积以及多晶材料的有限沉积(或是无沉积)。举例来说，选择性外延工艺可以造成含硅材料的外延层生长在单晶硅表面上，而在间隙物(spacer)上不会残留有沉积。
[0010]举例来说，在含硅MOSFET (金属氧化物半导体场效晶体管)器件的形成过程中，含硅材料的选择性外延沉积已成为在高起的源极/漏极以及源极/漏极延伸部特征结构的形成过程中的有用技术。通过蚀刻硅表面以形成凹陷的源极/漏极特征结构，并接着以选择性生长的外延层(例如硅锗材料；SiGe)填充被蚀刻的表面来制造源极/漏极延伸部特征结构。选择性外延允许伴随原位掺杂(in-situ doping)的近乎完整的掺质活化，藉此，可省略后退火处理。因此，可利用硅蚀刻及选择性外延来精确限定结(junct1n)深度。另一方面，超浅源极/漏极结必然会造成串联电阻的增加。另外，在硅化物形成的过程中的结消耗(junct1n consumpt1n)更会使串联电阻增加。为了补偿结消耗，高起的源极/漏极是外延地及选择性地生长在结上。一般来说，高起的源极/漏极层为未掺杂硅。
[0011]然而，目前的外延处理具有部分缺点。为了维持目前外延处理过程中的选择性，在整个沉积处理中，前驱物(precursor)的化学浓度及反应温度必须经过调节及调整。若未提供足够的硅前驱物，则因此蚀刻反应占优势，而整体处理会慢下来。另外，也可能发生有害的基材特征结构的过蚀刻现象(over-etching)。若未提供足够的蚀刻剂前驱物，则因此沉积反应会占优势，因而降低在遍及基材表面上形成单晶及多晶材料的选择性。另外，目前的选择性外延工艺通常需要高反应温度，例如约800°C、1000°C或更高。然而此高温并非制造过程所期望的，这是因为热预算的考虑，以及基材表面可能发生的未受控制的氮化反应。另外，在高处理温度下，在一般选择性Si:C外延处理中所并入的大多数的C原子会占据硅晶格的非取代(即，空隙)位置。通过降低生长温度，则可达到较高分数的取代碳水平(例如:在生长温度550°C之下为接近100% )，然而，在这些较低温下的慢速生长速率对于器件应用是不期望的，且这种选择性处理在较低温度下一般不可能发生。
[0012]因此，需要一种用于外延沉积含硅化合物(具有选用的掺质)的处理方法。再者，此处理方法应适用于形成具有各种元素浓度的含硅化合物，并可同时具有快速的沉积速率，并将处理温度维持在例如约800°C或更低温之下(较佳为700°C或更低)。这种方法将对晶体管器件的制造有利。
【发明内容】
[0013]本发明的一实施例是关于形成及处理含有硅的外延层的方法。其它实施例是关于制造晶体管器件的方法，所述晶体管器件包括含有硅及碳的外延层。
[0014]根据本发明的一实施例，提供在基材表面上外延地形成含硅材料的方法，所述方法包括:将基材放置在处理室中，所述基材包括单晶表面；以及将基材暴露给沉积气体，以在单晶表面上形成外延层，其中沉积气体包括硅源，且硅源包括:单硅烷和高阶硅烷(higher order silane)。在具体实施例中，外延层是形成在基材的凹陷部位。
[0015]在一或多个实施例中，所述方法进一步包括调整单硅烷与高阶硅烷的比例。在具体实施例中，娃烧与尚阶娃烧的比例超过4:1。在部分实施例中，尚阶娃烧选自一■娃烧、新戊硅烷及其混合物。在一或多个实施例中，所述方法包括流入含碳来源，例如甲基硅烷，而所述甲基硅烷可以与惰性载气(例如氩气)一同流入。
[0016]在具体的实施例中，高阶硅烷包括二硅烷，且单硅烷与二硅烷的比例为约5:1。在一或多个实施例中，所述方法包括:在将基材暴露给沉积气体之后，立即对处理室进行净化处理(purge)。在一定实施例中，所述方法进一步包括将基材暴露给蚀刻气体。在具体实施例中，所述方法进一步包括:在将基材暴露给蚀刻气体(所述蚀刻气体可以包括氯气及氯化氢)之后，立即对处理室进行净化处理。根据一个实施例，单一的处理循环依序地包括:沉积步骤；暴露给蚀刻气体；以及对处理室进行净化处理；而所述处理循环重复至少二次。在其它实施例中，所述方法可包括重复地进行将基材暴露给沉积气体以及对处理室进行净化处理的步骤，以形成具有预定厚度的含硅层。在部分实施例中，新戊硅烷来源位于距离处理室约5英尺之内。在一个实施例中，沉积气体更包括掺质化合物，所述掺质化合物包括元素来源，所述元素来源是选自由硼、砷、磷、铝、镓、锗、碳及它们的组合所组成的群组。
[0017]在一或多个实施例中，外延薄膜是在晶体管加工工艺的制造步骤中形成，所述方法进一步包括:在基材上形成栅极介电层；在栅极介电层上形成栅极电极；以及在基材上形成源极/漏极区，且所述源极/漏极区位于所述电极的相对侧，并在源极/漏极区之间界定通道区。
[0018]前述说明宽泛地概括出本发明的部分特征结构及技术优点。本领欲技术人员应了解，在本发明的范畴内，所公开的具体实施例可容易地作为其它结构或处理的改良及设计的基础。且本领欲技术人员也应了解这种等效构造并未偏离如后附权利要求书所界定的本发明的精神及范畴。
【附图说明】
[0019]为了能详细地理解本发明的上述特征，可参考实施例进行更加具体地描述以上简要概括的本发明，部分实施例表示在附图中。须注意的是，附图仅表示本发明的典型实施例，因此不能认为附图是对本发明范围的限制，因为本发明可以允许其他等效实施例。
[0020]图1，表示若干种硅前驱物的外延生长速率相对于1000/温度的关系图；
[0021]图2A，表示SEM相片，显示利用硅烷源而生长在硅基材上以及介电结构上的S1:C外延的共型性；
[0022]图2B，表不SEM相片，显不利用一■娃烧源而生