形成封装件衬底的机制的制作方法
【技术领域】
[0001]本发明涉及半导体领域，更具体地，涉及形成封装件衬底的机制。
【背景技术】
[0002]半导体器件用于各种电子产品中，诸如个人电脑、手机、数码相机或其他电子设备。通过在半导体衬底上方依次沉积绝缘层或介电层、导电层和半导体层，然后使用光刻和蚀刻工艺以在半导体衬底上形成电路组件和元件，从而制造半导体器件。
[0003]半导体工业通过不断地减小最小部件的尺寸不断地提高各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，以允许更多的组件能够集成到给定的区域内。在一些产品中，这些较小的电子部件还需要比过去的封装件使用更少面积的较小的封装件。
[0004]诸如堆叠封装(PoP)的新的封装技术已经开始发展，其中，具有器件管芯的顶部封装件接合至具有另一器件管芯的底部封装件。通过采用这种新的封装技术，将各种具有不同或相同功能的封装件集成到一起。这些用于半导体器件的相对新型的封装技术在制造上面临着挑战。
【发明内容】
[0005]为解决上述问题，提供了一种封装件结构，包括:半导体管芯；模塑料，至少部分地密封半导体管芯；贯通封装通孔，位于模塑料中；以及界面层，位于贯通封装通孔和模塑料之间，其中，界面层包括绝缘材料且与模塑料直接接触。
[0006]其中，界面层包括聚苯并恶唑(PBO)、聚酰亚胺(PI)或它们的组合。
[0007]该封装件结构进一步包括位于模塑料和半导体管芯的背侧上方的重分布层。
[0008]其中，重分布层电连接到贯通封装过孔。
[0009]该封装件结构进一步包括晶种层，其中，重分布层位于晶种层和贯通封装过孔之间，且晶种层与重分布层的厚度比率在约0.8%到约30%的范围内。
[0010]其中，界面层包括位于半导体管芯的背侧和重分布层之间的平坦部分，且平坦部分基本平行于半导体管芯的背侧。
[0011]该封装件结构进一步包括第二重分布层，其中，半导体管芯位于重分布层和第二重分布层之间，且第二重分布层电连接到半导体管芯的导电焊盘。
[0012]该封装件结构进一步包括位于第二重分布层上方的至少一个连接件。
[0013]该封装件结构进一步包括位于模塑料和半导体管芯的背侧上方的晶种层和重分布层，其中，晶种层直接接触贯通封装过孔。
[0014]该封装件结构进一步包括位于半导体管芯上方的第二半导体管芯，且第二半导体管芯电连接至贯通封装过孔。
[0015]该封装件结构进一步包括堆叠在半导体管芯和模塑料上方的管芯封装件。
[0016]此外，还提供了一种封装件结构，包括:半导体管芯；模塑料，至少部分地密封半导体管芯；多个贯通封装通孔，位于模塑料中；以及界面层，位于贯通封装通孔和模塑料之间，其中，界面层包括聚合物材料且与模塑料直接接触。
[0017]该封装件结构进一步包括:第一重分布层，位于贯通封装过孔和半导体管芯的背侧上方，且电连接至贯通封装过孔的一个；以及第二重分布层，位于贯通封装过孔和半导体管芯的前侧上方，且电连接至贯通封装过孔的一个和半导体管芯的导电焊盘。
[0018]其中，界面层共形地覆盖贯通封装过孔的侧壁。
[0019]其中，半导体管芯位于界面层的平坦部分上方，且平坦部分基本平行于半导体管芯的背侧。
[0020]此外，还提供了一种形成封装件结构的方法，包括:在载体衬底上方形成基层、重分布层和多个导电列；在导电列的侧壁上方沉积界面层，其中，界面层包括绝缘材料；在重分布层上方设置半导体管芯；形成模塑料，以至少部分地密封半导体管芯、导电列和界面层，其中，模塑料直接接触界面层；在导电列和半导体管芯上方形成第二重分布层；以及去除载体衬底。
[0021]其中，将导电列直接电镀到重分布层上。
[0022]该方法进一步包括:去除基层的部分以暴露重分布层的部分；以及通过形成在第二半导体管芯和重分布层之间的连接件将第二半导体管芯堆叠在重分布层上方。
[0023]该方法进一步包括在堆叠第二半导体管芯之后，通过形成在管芯封装件和重分布层之间的连接件将管芯封装件接合至重分布层。
[0024]该方法进一步包括在导电列和半导体管芯上方形成第二重分布层之前，研磨模塑料以暴露导电列。
【附图说明】
[0025]为了更全面地理解本发明及其优势，现将结合附图所进行的以下描述作为参考，其中:
[0026]图1A是根据一些实施例的封装件结构的透视图。
[0027]图1B是根据一些实施例的两个接合的管芯封装件的截面图。
[0028]图2A至图2R是根据一些实施例的在形成封装件结构的工艺的各个阶段的截面图。
【具体实施方式】
[0029]下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，各个实施例可以在多种具体环境中实施。所讨论的具体实施例仅仅是示例性的，而不用于限制本发明的范围。
[0030]以下公开内容提供了许多用于实施所提供的主题的不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本发明。当然，这仅仅是实例，并不是用于限制本发明。此外，在以下描述中，第一工艺在第二工艺之前实施可以包括在第一工艺之后立即实施第二工艺的实施例，还可以包括在第一工艺和第二工艺之间实施额外的工艺的实施例。为了简单和清楚的目的，各个部件可以以不同的尺寸任意绘制。而且，在以下描述中，第一部件形成在第二部件上方或者上可以包括第一部件和第二部件直接接触的实施例，还可以包括在第一部件和第二部件之间形成有额外的部件，从而使得第一部件和第二部件不直接接触的实施例。
[0031]图1A根据一些实施例示出了封装件结构100的透视图，其中，管芯封装件110接合到另一管芯封装件120，管芯封装件120还接合到衬底130。管芯封装件110通过接合结构115接合到管芯封装件120，且管芯封装件120通过接合结构125接合到衬底130。每个管芯封装件(诸如管芯封装件110或管芯封装件120)都包括一个或多个半导体管芯。半导体管芯包括在半导体集成电路制造中使用的半导体衬底，并且集成电路可以在半导体衬底中或半导体衬底上形成。在各个实施例中，半导体衬底包括具有半导体材料(诸如，体硅、半导体晶圆、绝缘体上硅(SOI)衬底、硅锗衬底等)的结构。也可以使用包括III族、IV族、和V族元素的其他半导体材料。
[0032]半导体衬底还可以包括隔离部件(未示出)，诸如浅沟槽隔离(STI)部件或硅的局部氧化(LOCOS)部件。隔离部件可以限定和隔离形成在半导体衬底中的各种器件元件。各种器件元件的实例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高电压晶体管、高频率晶体管、P沟道和/或η沟道场效应晶体管(PFET/NFET)等)、二极管、或其他合适的元件。实施各种工艺(包括沉积、蚀刻、注入、光刻、退火和/或其他合适的工艺)以形成各种器件元件。将器件元件互连以形成集成电路器件，诸如，逻辑器件、存储器件(例如，静态随机存取存储器，SRAM)、射频(RF)器件、输入/输出(I/O)器件、系统芯片(SoC)器件、它们的组合或其他应用类型的器件。
[0033]衬底130可以是半导体晶圆或晶圆的部分。在一些实施例中，衬底130包括硅、砷化镓、绝缘体上硅(“SOI”)或其他合适的材料。在一些实施例中，衬底130还包括无源器件(诸如，电阻器、电容器、电感器等)或有源器件(诸如，晶体管)。在一些实施例中，衬底130包括额外的集成电路。衬底130还包括直通衬底通孔(TSV)且可以是插入件。
[0034]可选地，衬底130可以由其他材料制成。在一些实施例中，衬底130是诸如多层电路板的封装件衬底。在一些实施例中，封装件衬底还包括双马来酰亚胺三嗪(B