导电插塞的形成方法
【技术领域】
[0001] 本发明涉及半导体制造领域，尤其涉及一种导电插塞的形成方法。
【背景技术】
[0002] 随着集成电路向超大规模集成电路（ULSI)发展，半导体器件特征尺寸不断缩小。 在这个过程中，传统的场效应晶体管（Field-Effect Transistor, FET)面临着越来越严重 的短沟道效应以及可靠性下降问题。于是业界发展出鳍式场效晶体管（FinFET)，鳍式场效 晶体管的多栅或半环栅能够抑制短沟道效应，并且能够提高栅控能力，使晶体管的可靠性 提高。但是鳍式场效晶体管的制作工艺并不十分成熟，特别是在制作鳍式场效晶体管的导 电插塞时，存在困难。
[0003] 为了降低接触电阻，金属硅化物工艺已经成为大规模集成电路的关键制造工艺之 一，它给高性能逻辑器件的制造提供了诸多好处，主要因为该工艺减小了源/漏区和栅区 的薄膜电阻，降低了接触电阻，从而缩短了与栅相关的接触电阻延迟。然而对于鳍式场效晶 体管而言，由于通常鳍式场效晶体管采用多栅或半环栅，因此其在形成导电插塞的过程中， 经常需要形成较复杂的栅区，并且栅区上的插塞经常与相邻的源/漏上的插塞连接，这就 需要在同一位置(通常在源/漏区位置)重复或者至少部分重复地形成接触孔，这样，在形成 接触孔的过程中，容易破坏源/漏区和栅区上的金属硅化物，导致导电插塞与（金属硅化物 所在的）源区或者漏区接触不良，增大了接触电阻，造成半导体器件性能下降。
【发明内容】
[0004] 本发明解决的问题是提供一种导电插塞的形成方法，以提高导电插塞的导电接触 性能，提高半导体器件性能。
[0005] 为解决上述问题，本发明提供一种导电插塞的形成方法，包括：
[0006] 提供半导体衬底，所述半导体衬底上具有鳍式场效应晶体管、刻蚀停止层和层间 介质层，所述刻蚀停止层覆盖所述鳍式场效应晶体管，所述层间介质层覆盖所述刻蚀停止 层；
[0007] 在所述层间介质层中形成第一接触孔，所述第一接触孔暴露所述鳍式场效应晶体 管的重掺杂区；
[0008] 在所述第一接触孔中形成有机填充层，所述有机填充层同时覆盖所述层间介质 层；
[0009] 在所述有机填充层上形成图案化的掩膜层，所述掩膜层具有位于所述鳍式场效应 晶体管栅区上方的第一开口，所述第一开口同时部分位于所述重掺杂区上方；
[0010] 采用第一各向异性刻蚀工艺和第二各向异性刻蚀工艺沿所述第一开口蚀刻所述 填充层，直至形成暴露所述层间介质层的凹槽，所述第一各向异性刻蚀工艺采用的反应气 体包括C02,所述第二各向异性刻蚀工艺采用的反应气体包括N2和H2。
[0011] 可选的，所述第一各向异性刻蚀工艺采用的反应气体流量范围为IOOsccm~ 2000sccm，采用的压强范围为5mTorr~200mTorr，采用的功率范围为IOOw~3000w。
[0012] 可选的，所述第二各向异性刻蚀工艺采用的反应气体流量范围为IOOsccm~ 2000sccm，功率范围为 IOOw ~3000w。
[0013] 可选的，所述半导体衬底还包括浅沟槽隔离结构，所述鳍式场效应晶体管的栅区 至少部分位于所述浅沟槽隔离结构上。
[0014] 可选的，在形成所述第一接触孔之后，且在形成所述有机填充层之前，所述形成方 法还包括：沿所述第一接触孔在所述重掺杂区表面形成金属硅化物。
[0015] 可选的，在形成所述有机填充层之后，且在形成所述掩膜层之前，所述形成方法还 包括：在所述有机填充层上含硅底部抗反射层，所述掩膜层形成在所述硅底部抗反射层上。
[0016] 可选的，所述形成方法还包括：
[0017] 沿所述凹槽蚀刻所述层间介质层和所述有机填充层，直至形成暴露所述刻蚀停止 层的沟槽；
[0018] 沿所述沟槽蚀刻所述刻蚀停止层直至形成暴露所述鳍式场效应晶体管栅区的第 二接触孔；
[0019] 去除所述有机填充层；
[0020] 采用导电材料填充所述第一接触孔和所述第二接触孔。
[0021] 可选的，沿所述凹槽蚀刻所述层间介质层和所述有机填充层包括：
[0022] 采用第三各向异性刻蚀工艺蚀刻所述层间介质层和所述有机填充层直至所述层 间介质层的厚度剩余一半；
[0023] 采用第四各向异性刻蚀工艺蚀刻剩余厚度的所述层间介质层。
[0024] 可选的，所述第三各向异性刻蚀工艺采用的反应气体包括CF4。
[0025] 可选的，所述第四各向异性刻蚀工艺采用的反应气体包括C4F6，或者包括N 2和C0。
[0026] 与现有技术相比，本发明的技术方案具有以下优点：
[0027] 本发明的技术方案中，提供具有鳍式场效应晶体管、刻蚀停止层和层间介质层的 半导体衬底，所述刻蚀停止层覆盖所述鳍式场效应晶体管，所述层间介质层覆盖所述刻蚀 停止层；在所述层间介质层中形成第一接触孔，所述第一接触孔暴露所述鳍式场效应晶体 管的重掺杂区；在所述第一接触孔中形成有机填充层，所述有机填充层同时覆盖所述层间 介质层；采用第一各向异性刻蚀工艺和第二各向异性刻蚀工艺蚀刻所述填充层，直至形成 暴露所述层间介质层的凹槽，所述第一各向异性刻蚀工艺采用的反应气体包括CO 2，所述第 二各向异性刻蚀工艺采用的反应气体包括N2和H2。第一各向异性刻蚀工艺采用的反应气 体包括CO 2，其对有机填充层的蚀刻速度较快，因此，可以缩短工艺时间，第二各向异性刻蚀 工艺采用的反应气体包括N2和H 2，其对有机填充层的蚀刻较为缓和，因此，可以及时停止蚀 刻工艺，防止凹槽底部的有机填充层表面和层间介质层表面出现较大的高度差，从而保证 在蚀刻刻蚀停止层时，有机填充层始终保护鳍式场效应晶体管的重掺杂区，进而使得最终 形成的导电插塞与重掺杂区接触良好，提高半导体器件的性能。
[0028] 进一步，采用第三各向异性刻蚀工艺蚀刻层间介质层和有机填充层直至层间介质 层的厚度剩余一半。第三各向异性刻蚀工艺采用的反应气体包括CF 4, CF4对有机填充层和 层间介质层的蚀刻速度较快，因此，可以缩短工艺时间。
[0029] 进一步，采用第四各向异性刻蚀工艺继续蚀刻剩余厚度的层间介质层，直至暴露 刻蚀停止层。第四各向异性刻蚀工艺采用的反应气体包括C4F6，或者包括N2和CO,这些反 应气体对有机填充层的蚀刻较为缓和，因此，可以减慢对有机填充层的蚀刻，从而使层间介 质层先被去除，以暴露位于栅区上方的(至少部分）刻蚀停止层。
【附图说明】
[0030] 图1至图4为现有导电插塞的形成方法各步骤对应剖面结构示意图；
[0031] 图5至图13为本发明导电插塞的形成方法实施例各步骤对应剖面结构示意图。
【具体实施方式】
[0032] 请参考图1，现有导电插塞的形成方法首先提供半导体衬底100,半导体衬底100 上具有鳍式场效应晶体管（未标注)、刻蚀停止层120和层间介质层130,刻蚀停止层120覆 盖鳍式场效应晶体管，层间介质层130覆盖刻蚀停止层120,鳍式场效应晶体管具有重掺杂 区(源区或漏区）111和栅区112,重掺杂区111制作为应力结构，本实施例中，鳍式场效应 晶体管为P型鳍式场效应晶体管（PFET)，因此，应力结构为六西格玛锗硅结构。半导体衬底 100还包括浅沟槽隔离结构101，由于鳍式场效应晶体管通常为多栅或者或半环栅，因此鳍 式场效应晶体管的栅区112至少部分位于浅沟槽隔离结构101上。
[0033] 请参考图2,在层间介质层中形成接触孔102,接触孔102暴露鳍式场效应晶体管 的重掺杂区111。在形成接触孔102后，可沿接触孔102在重掺杂区111表面形成金属硅化 物 113。
[0034] 请参考图3,在图2所示接触孔102中形成有机填充层140,有机填充层140同时 復盖层间介质层130。
[0035] 请参考图4,形成暴露层间介质层130的凹槽(未标注)，其中的一个凹槽中，其底 部部分位于鳍式场效应晶体管重掺杂区111上方，即其中一个凹槽的底部暴露填充接触