背面再分布层贴片天线的制作方法
【专利说明】背面再分布层贴片天线
【背景技术】
[0001] 半导体产业正在移动到无处不在的无线通信。未来的片上系统（s〇c)解决方案 会要求小形状因子以实现系统集成。随着联邦通信委员会（FCC)对57千兆赫（GHz)与 64GHz(毫米波）之间的7GHz的频谱的巨大连续块解除分配，将其用于在无任何许可费的情 况下进行无线通信，越来越多的通信设备将开始在该范围内通信。利用这些通信设备的高 频率，毫米波适合于超高速数据传输，而另一优点在于这些通信设备有能力使用小天线进 行数据传输。
[0002] 以往的研宄已经利用有源金属层（尤其是高前侧金属层）来创建片上天线。这可 能需要使用待由天线占用的宝贵有源层面积。替代地，现有技术已经使用了需要大面积的 片下天线。另外，在天线与有源层之间可能需要空间来隔离串音。
【附图说明】
[0003] 下面将结合所附附图对本发明的说明性实施例进行详细描述，在附图中：
[0004] 图1示出了根据本发明的被封装为3D堆叠体的片上天线的一个实施例；
[0005] 图2示出了图1的片上天线的顶视图；
[0006] 图3示出了图1的片上天线的截面图；
[0007] 图3A是根据另一个说明性实施例的片上天线的截面图；
[0008] 图4是衬底为电介质的片上天线的实施例的截面图；
[0009] 图5示出了包括片上天线和电路的系统的一个实施例；
[0010] 图6是示出根据本发明的片上天线的制造方法的实施例的流程图；
[0011] 图7是示出片上天线的制造方法的替代的实施例的流程图；
[0012] 图8是示出片上天线的制造方法的另一个替代的实施例的流程图；以及
[0013] 图9是根据说明性实施例的用于定义尺寸术语的片上天线的截面图。
【具体实施方式】
[0014] 以下描述和附图充分地示出了本发明的具体实施例，以使本领域的技术人员能够 实践本发明。其它实施例可以包含结构、逻辑、电气、工艺以及其它变化。示例仅代表可能 的变型。除非明确要求，否则单独的部件和功能都是可选的，并且操作顺序可以改变。一些 实施例的部分和特征可以包括在其它实施例的部分和特征中或者由其它实施例的部分和 特征替代。在权利要求中阐述的本发明的实施例包含那些权利要求的等同物。本发明的实 施例在此处可以单独或统一地被称为术语"发明"，仅仅出于方便起见，并且不是要将本申 请的范围限制于任何单个发明或发明构思（如果实际上公开了一个以上的发明或发明构 思）。
[0015] 如本文中使用的，贴片天线元件通常是扁平的矩形金属片或"贴片"，安装在被称 为接地平面或反射器的金属片之上。在一个实施例中，接地平面或反射器通常大于贴片天 线元件。电介质层可以存在于贴片与反射器之间。通常，贴片的连接到馈送连接并且与馈 送连接相对的两个边缘提供天线辐射。
[0016] 如本文中使用的，穿硅通孔（TSV)是穿过硅晶片或管芯的电连接。通常，TSV在与 衬底和有源电路层的平面垂直的方向上穿过管芯，该方向在本文中被称为"垂直"方向。TSV 可以用作通往天线的贴片的馈送线，如本文所描述的。
[0017] 如本文中使用的，集成电路管芯可以包括具有有源层的衬底、以及背面。有源层可 以包括多个金属层，并且该层可以是半导体管芯中发生放大、整流、发光或其它动态行为的 地方。通常，有源层可以覆盖衬底。通常，背面是管芯的非有源层。
[0018] 三维（3D)芯片是一种芯片封装类型，其中，两个或更多半导体有源层被垂直并且 水平集成到单个电路中。在单片式3D芯片中，电子部件及其连接（布线）分层地建立在单 个半导体晶片上，然后将该半导体晶片切成3D1C。由于仅存在一个衬底，所以不需要对准、 减薄、接合或穿硅通孔。在晶片上晶片3D技术中，电路建立在两个或更多半导体晶片上，这 些半导体晶片然后被对准、接合并被切成3D集成电路。每个晶片可以在接合之前或之后被 减薄。垂直连接可以在接合之前建立到晶片中或者可以在接合之后创建在堆叠体中。这些 "穿硅通孔"（TSV)穿过有源层之间和/或有源层与外部接合焊盘之间的（多个）硅衬底。 通过使用两个晶片来创建晶片上管芯3D集成电路。将一个晶片切成管芯，并且将管芯对准 并接合到第二晶片的管芯位置上。如在晶片上晶片方法中一样，在接合之前或之后执行减 薄和TSV创建。可以在切成管芯之前将额外的管芯添加到堆叠体。在管芯上管芯3D1C中， 电子部件建立在多个管芯上，然后将多个管芯对准并接合。3D封装也可以包括倒装芯片，其 也被称为可控坍塌芯片连接或其缩写C4,用于将管芯互连。将管芯倒装并且设置为使管芯 的有源层连接到其它管芯的电路。本发明的各种实施例可以利用这些集成电路类型中的任 何一种以及许多其它类型。
[0019] 再分布层（RDL)是芯片上的金属层，其由于电路设计的影响而允许将输入/输出 连接焊盘重新定位到与它们所处位置不同的地方。RDL可以被认为是用于在半导体管芯的 表面上创建分布式导电金属线的方法。RDL可以包含将另一导电层添加在衬底之上、并使该 导电层图案化和金属化，以在新位置处提供新的接合焊盘。该层可以与衬底电隔离，除了在 原始接合焊盘处的连接或通往金属方向的连接之外。
[0020] 图1是根据说明性实施例100的片上天线。贴片天线包括具有衬底130的管芯 110和可以使用再分布层（RDL) 150来制造在衬底130的背面110处的贴片120。穿硅通孔 (TSV) 140可以用作从包括射频（RF)发射器和接收器520 (图5)的有源层144到天线贴片 120的馈送线。在实施例中，片上天线可以被封装为3D堆叠体，其中，顶部管芯130安装在 倒装芯片封装上，即，顶部管芯130被倒装并且被设置在第二管芯160的顶部上。使用RDL 制造在顶部管芯的背面上的天线贴片现在是正面，这确保了辐射天线阵列正指向空中。天 线贴片可以是平面的和矩形的，并且被配置为作为相位阵列天线系统而进行操作。
[0021] 图2示出了根据说明性实施例200的片上天线的顶视图。管芯包括衬底210、金属 贴片220和TSV230。电介质层可以设置在贴片220与衬底210之间。衬底210被配置为 反射器（接地平面）。尽管示出了连接到贴片的一个TSV230,但是可以存在连接到贴片的 多个TSV。
[0022] 图3是根据说明性实施例的形成在管芯300的背面上的片上天线305的截面图。 片上天线可以包括背面硅衬底330、设置在衬底330的背面上的电介质层320、以及形成在 电介质层320上的RDL贴片310。在该实施例中，电介质320可以是二氧化硅，并且反射器 可以是硅衬底330。管芯300还可以包括有源侧电路340,其包括路由和布线350。电介质 层320可以包括二氧化硅（Si02)。在实施例中，衬底330可以具有介电常数（er)4。由于 反射器必须高度导电，所以这种低电阻衬底有助于片上天线。衬底可以包括硅，但是也可以 是诸如二氧化硅、氧化铝、蓝宝石、锗、砷化镓（GaAs)、硅和锗的合金、或磷化铟（InP)、或它 们的组合之类的材料。在另一个实施例中，TSV355可以将RDL贴片310与有源层电路340 连接。
[0023] 图3A是根据说明性实施例的片上天线367的截面图。管芯360可以包括沉积在 有源层364的背面368上的金属层363、可以是Si02的电介质层362、以及形成在电介质 362上的RDL贴片天线361。在实施例中，金属层363可以由RDL形成。有源层364可以包 括有源电路，其包括路由和布线365。衬底可以是硅，但是也可以是诸如二氧化硅、氧化铝、 蓝宝石、锗、砷化镓（GaAs)、硅和锗的合金、或磷化铟（InP)、或它们的组合之类的材料。TSV 366可以将RDL贴片361与有源层电路364连接。在该构造中，金属层363被配置为反射 器，并且层362被配置为电介质。换言之，制造两个不同的RDL层以在背面上创建金属贴片 (RDL)361-Si02电介质362-金属接地平面（RDL)363。
[0024] 图4是根据说明性实施例的片上天线405的截面图。管芯400包括形成在背面衬 底450上的RDL贴片410、以及包含填料单元440和至少一个金属层430的有源层435。作 为管芯的有源层的其中之一的金属层430的其中之一可以被配置为反射器（接地平面）。在 该构造中，背面衬底450可以用作电介质。可能不需要单独的电介质层。在实施例中，TSV 455将RDL贴片410与包括路由和布线46