层内形成通孔后，清洗通孔以去除刻蚀介质层时所形成的刻蚀副产物 时，所述碳氧化硅层、金属掩模材料层和介质层消耗速率相似，有效改善形成于所述硬掩模 内的开口以及介质层内的通孔侧壁整体的平整度，进而提高后续向所述通孔内填充的导电 材料的填充性能，以提高形成的导电插塞的性能。
[0042] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的【具体实施方式】做详细的说明。
[0043] 图4~图12是本发明互连结构的形成方法一实施例的结构示意图。
[0044] 本实施例提供的互连结构的形成方法包括：
[0045] 先参考图4所示，提供基底20。
[0046] 本实施例中，所述基底20包括：半导体衬底、或是半导体衬底和形成于半导体衬 底内、或半导体衬底表面的半导体元器件。
[0047] 所述半导体衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅（SOI)衬底、绝缘 体上锗（GOI)衬底、玻璃衬底或其他III-V族化合物衬底，所述半导体衬底材料并不限定本 发明的保护范围。
[0048] 在所述基底上形成绝缘层21。
[0049] 本实施例中，所述绝缘层21的材料为掺碳的氮化硅（SiCN)，形成工艺为化学气相 沉积（Chemical Vapor Deposition，CVD) 〇
[0050] 在所述绝缘层21上形成介质层22。
[0051] 本实施例中，所述介质层21的材料为低K介电材料（K值小于3)或是超低K介电 材料（K值小于2. 6)。后续在所述介质层22内形成互连结构后，低K介电材料可有效减小 互连结构的寄生电容，从而降低信号在互连结构内传输时发生的电阻电容延迟（RC Delay) 效应。
[0052] 可选地，本实施例中，所述介质层22采用超低K介电材料，如多孔结构的掺碳的氧 化石圭。
[0053] 继续参考图4所示，在所述介质层上形成碳氧化硅层（SiOC)层23 ;在所述碳氧化 硅层23上形成金属掩模材料层24,用于形成硬掩模。
[0054] 本实施例中，所述碳氧化娃层23的形成工艺为化学气相沉积（Chemical Vapor Deposition，CVD)，可选为等离子体增强化学气相沉积（Plasma Enhanced CVD，PECVD)。
[0055] 所述碳氧化硅层23若过厚，不利于后续刻蚀所述碳氧化硅层23以形成硬掩模，若 过薄，降低了绝缘层21、碳氧化硅层23和金属掩模材料层24之间连接强度，降低后续刻蚀 碳氧化硅层23和金属掩模材料层24所形成的硬掩模质量。
[0056] 本实施中，所述碳氧化硅层23的厚度为:丨()〇~300A。
[0057] 本实施例中，形成所述碳氧化硅层23的具体工艺包括：
[0058] 以二氧化碳（CO2)和硅烷（SiH4)气体为反应气体，其中，控制硅烷的流量为50~ 3000sccm，二氧化碳的流量为50~3000sccm，气压为0· 5~lOtorr，功率为50~5000W。
[0059] 若所述二氧化碳的含量过高，或过低都会造成碳氧化硅层23质量缺陷，如介质层 22、碳氧化硅层23和金属掩模材料层24之间的连接强度过低等、或是不利于刻蚀碳氧化硅 层23、抑或是后续在介质层内形成通孔后的清洗步骤中，增加了碳氧化硅层23、介质层22 以及金属掩模材料层24的清洗损耗比，从而在介质层22内的通孔上方的硬掩模的开口侧 壁上形成凸起或是凹陷，降低形成于硬掩模内的开口与介质层22内的通孔侧壁的整体平 整度等缺陷。
[0060] 本实施例中，所述硅烷和二氧化碳的流量比为1:1~1:2,进一步可选地，所述硅 烷和二氧化碳的流量比为1:1. 5左右。
[0061] 可选地，本实施例中，形成所述碳氧化硅层23的工艺中，在通入二氧化碳（CO2)和 硅烷（SiH4)气体同时，可向反应腔内通入一氧化二氮（N2O)或是水蒸气（H2O)中的一种或 多种以作为辅助的反应气体
[0062] 其中，所述一氧化二氮气体可与硅烷气体以及二氧化碳反应，从而形成掺杂氮的 氮氧化硅；所述水蒸气可与硅烷气体以及二氧化碳反应形成掺杂氢的氮氧化硅。
[0063] 一氧化二氮和水蒸气可用于调整所述碳氧化硅层23内的碳含量，以提高形成的 硬掩模质量；而且在后续清洗介质层内的通孔的过程中，相比于碳氧化硅层，掺杂氮的氮氧 化硅（和掺杂氢的氮氧化硅）的消耗速率更快，因而可扩大硬掩模层中的开口，进一步提高 后续向介质层的通孔内填充导电材料后，形成的导电插塞质量。
[0064] 但若所述氮原子或氢原子在氮氧化娃内的量过大，一方面可能会影响碳氧化石圭 层、介质层以及金属掩模材料层之间的结合性能，另一方面，后续刻蚀金属掩模材料层和碳 氧化硅层时，致使掺氮（或氢）的碳氧化硅层刻蚀量过大，进而可能降低后续刻蚀金属掩模 材料层和碳氧化硅层时后形成的硬掩模质量；再一方面，在后续清洗介质层内的通孔时，使 得掺杂氮的氮氧化娃（和掺杂氢的氮氧化娃）的消耗量远远大于介质层和金属掩模材料层 的消耗量，致使在介质层的开口侧壁上方，在介质层与金属掩模材料层之间形成较大的缺 口，降低介质层22内的通孔25以及硬掩模40内开口组成的开孔的内壁的平整度，进而影 响后续工艺进行。
[0065] 本实施例中，所述硅烷与一氧化二氮（或水蒸气，或一氧化二氮和水蒸气混合气 体）的流量比为1:0. 1~1:3。进一步可选地，所述硅烷与一氧化二氮（或水蒸气，或一氧 化二氮和水蒸气混合气体）的流量比为1:1. 5左右。从而既保证掺杂氮（或是氢）的碳 氧化硅层、介质层以及金属掩模材料层之间的结合性能，以及刻蚀形成的硬掩模的精度，同 时，在后续湿法清洗步骤中，确保掺杂氮（或是氢）的碳氧化硅层的去除量大于或等于介质 层的去除量，避免在介质层内的通孔内壁上方形成凸起等缺陷，从而优化后续向介质层的 通孔内填充导电材料的填充性能，进而提高形成的导电插塞的性能。
[0066] 本实施例中，所述一氧化二氮或水蒸气的流量为50~3000sccm。
[0067] 可选地，形成所述碳氧化硅层23的工艺中，在通入二氧化碳（CO2)和硅烷（SiH 4) 气体等反应气体同时，可向反应腔内通入辅助气体，以稀释反应气体浓度，从而调整所述碳 氧化硅层23形成速率，并提高工艺稳定性。
[0068] 本实施例中，所述辅助气体为氦气（He)，辅助气体的流量为1000~5000SCCm。
[0069] 在本发明的另一实施例中，形成所述碳氧化硅层23的步骤中，包括：
[0070] 以一氧化碳（CO)和硅烷（SiH4)气体为反应气体，其中，控制硅烷的流量为50~ 3000sccm，一氧化碳的流量为50~3000sccm，气压为0· 5~lOtorr，功率为50~5000W。
[0071] 可选地，所述硅烷和一氧化碳的流量比为1:1~1:3,以调节后续形成的氧化硅层 23中碳含量；进一步可选地，所述硅烷和一氧化碳的流量比为1:2左右。
[0072] 可选地，在通入一氧化碳和硅烷气体同时，向反应腔内通入一氧化二氮（N2O)或是 水蒸气（H2O)中的一种或多种以作为辅助的反应气体从而在形成的碳氧化硅层23内掺杂 适量的氮原子或氢原子。
[0073] 进一步可选地，形成所述碳氧化硅层23过程中，在通入一氧化碳和硅烷气体等反 应气体同时，可向反应腔内通入氦气等辅助气体，从而调整所述碳氧化硅层23形成速率， 提高工艺稳定性。
[0074] 通入所述一氧化二氮（N2O)和水蒸气（H2O)以及辅助气体的具体工艺，以及其作用 参照上述实施例，在此不再赘述。
[0075] 在本发明的又一实施例中，形成所述碳氧化硅层23的步骤中，可采用一氧化碳 (CO)、二氧化碳（CO2)和硅烷（SiH4)气体作为反应气体。
[0076] 可选地，一氧化碳（CO)、和二氧化碳（CO2)的总流量与硅烷（SiH 4)气体的流量的 比在3:1~1:1之间。
[0077] 在通入上述反应气体时,还可向反应腔内通入一氧化二氮（N2O)或是水蒸气（H 2O) 以作为辅助反应气体，同时还可通入氦气等辅助气体。以优化形成所述碳氧化硅层23的工 艺。其中，通入所述一氧化二氮（N2O)或是水蒸气（H2O)与辅助气体的具体工艺，以及其作 用参照上述实施例，在此不再赘述。
[0078] 继续参考图4所示，形成所述碳氧化硅层23后，在所述碳氧化硅层23上形成金属 掩模材料层24。
[0079] 本实施例中，所述金属掩模材料层24为氮化钛（TiN)层，形成工艺为CVD。
[0080] 参考图5所示，在所述金属掩模材料层24上形成光刻胶掩模30,并以所述光刻胶 掩模30为掩模刻蚀所述金属掩模材料层24和碳氧化硅层23,形成硬掩模40。所述硬掩模 40包括刻蚀后的碳氧化硅层41和金属掩模材料层42。
[0081] 本实施例中，刻蚀所述金属掩模材料层24、碳氧化硅层23的工艺为干法刻蚀。所 述干法刻蚀以四氟化碳（CF4)和氢气（H2)的混合气体为干法