成像设备的制造方法
【技术领域】
[0001] 本发明总体上涉及成像设备，更具体地，涉及一种使得像素的放大晶体管的输入 节点的电容值可变的电容的结构。
【背景技术】
[0002] 在现有技术中，已知其中把电容连接到浮置扩散（FD)以增加从像素输出的信号 的动态范围的配置。
[0003] 作为连接到FD的电容的配置，日本专利公开No. 2008-205639描述了一种使用p-n 结的配置。
【发明内容】
[0004] 本发明的一方面提供一种包括多个像素的成像设备。所述多个像素中的每一个包 括：光电转换器，包括以第一半导体区域和第二半导体区域形成的P-n结，并且用于在所述 第二半导体区域中累积信号载流子；放大晶体管，被配置为放大基于所述信号载流子的信 号；以及电容，包括以第三半导体区域和第四半导体区域形成的P-n结，第三半导体区域具 有与第一半导体区域的导电类型相同的导电类型，第四半导体区域具有与第三半导体区域 的导电类型相反的导电类型。多个像素中的每一个通过切换电容的连接状态来改变放大晶 体管的输入节点的电容值。在电容的P-n结的界面处与第三半导体区域的导电类型相同的 导电类型的杂质的掺杂杂质浓度，高于在光电转换器的P-n结的界面处与第一半导体区域 的导电类型相同的导电类型的杂质的掺杂杂质浓度。放大晶体管具有在半导体衬底的主表 面上所设置的栅极。第一半导体区域设置在相对于主表面比第二半导体区域的位置更深的 位置处。第三半导体区域设置在相对于主表面比第四半导体区域的位置更深的位置处。
[0005] 根据参照附图对示例性实施例的以下描述，本发明的其它特征将变得清楚。
【附图说明】
[0006] 图1是成像设备的框图。
[0007] 图2是像素的电路图。
[0008] 图3是示出驱动定时的定时图。
[0009] 图4A是像素的顶视图，图4B和图4C是像素的截面图。
[0010] 图5A和图5B是示出掺杂杂质浓度的图线。
[0011] 图6A至图6C是示出制造成像设备的过程的示图。
[0012] 图7A是像素的顶视图，图7B和图7C是像素的截面图。
[0013] 图8A是像素的顶视图，图8B是像素的截面图。
[0014] 图9A是像素的顶视图，图9B是像素的截面图。
[0015] 图10A至图10C是示出制造成像设备的过程的示图。
[0016] 图11A是像素的顶视图，图11B是像素的截面图。
[0017] 图12A是像素的顶视图，图12B是像素的截面图。
[0018] 图13A是像素的顶视图，图13B是像素的截面图。
[0019] 图14A是像素的顶视图，图14B和图14C是像素的截面图。
【具体实施方式】
[0020] 参照图1至图6C，将描述根据本发明实施例的成像设备。注意，整个附图中相同标 号所表示的组件指示相同或基本上相同的元件或区域。
[0021] 图1是根据本发明实施例的成像设备的框图。成像设备101包括像素单元102、驱 动脉冲生成单元103、垂直扫描电路104、信号处理单元105、和输出单元106。
[0022] 像素单元102包括以矩阵形式布置的多个像素。多个像素中的每一个将光转换为 电信号，并且输出所得电信号。驱动脉冲生成单元103生成驱动脉冲。垂直扫描电路104 从驱动脉冲生成单元103接收驱动脉冲，并且为每个像素提供控制脉冲。信号处理单元105 至少对并行从多个像素列输出的信号进行串行化，并且将所得信号传送到输出单元106。信 号处理单元105可以还包括与各个像素列对应的列电路。列电路中的每一个执行处理，如 信号放大和模数（A/D)转换。
[0023] 图2示出根据实施例的像素单元102中所布置的像素中的每一个的等效电路的示 例。在该实施例中，将给出把电子用作信号载流子并且晶体管为η型晶体管的情况的描述。 注意，导电类型不限于这种特定类型，空穴可以用作信号载流子，并且Ρ型晶体管可以用作 每个像素的晶体管。
[0024] 此外，像素的配置不限于图2的等效电路，在多个像素之间可以共享一个或更多 个组件。该实施例可应用于光从成像设备的前侧入射的前照式成像设备和光从成像设备的 后侧入射的后照式成像设备。这也可应用于下述示例性实施例。
[0025] 根据实施例的每个像素包括电容208,其使得放大晶体管205的输入节点的电容 值可变。放大晶体管205的输入节点由浮置扩散（FD) 203,重置晶体管204的源极，放大晶 体管205的栅极，以及将FD203、重置晶体管204的源极和放大晶体管205的栅极彼此连接 的导体构成。电容208被布置为使得电容208可以连接到任何这些构件或与之断连。
[0026] 相应地，在连接状态下的电容208充当放大晶体管205的输入节点的一部分。以 下将参照图2描述根据该实施例的像素。
[0027] 光电转换器201通过光电转换来生成与入射光的量对应的载流子对，并且累积电 子。转移晶体管202将光电转换器201中累积的电子传送到FD203。控制脉冲ρΤΧ提供给 转移晶体管202的栅极，并且在转移晶体管202的导通（0Ν)状态与截止（OFF)状态之间切 换。FD203保存转移晶体管202所传送的电子。
[0028]FD203连接到放大晶体管205的栅极。放大晶体管205基于转移晶体管202传送 到FD203的电子来放大信号，并且输出所得信号。更具体地，FD203中的所传送的电子转 换为根据该量的电压，基于电压的电信号经由放大晶体管205而被输出到像素的外部。放 大晶体管205和电流源209形成源极跟随器电路。
[0029] 重置晶体管204重置放大晶体管205的输入节点的电势。此外，可以通过使得重 置晶体管204和转移晶体管202的0N时段彼此一致来重置光电转换器201的电势。控制 脉冲pRES被提供给重置晶体管204的栅极，并且在重置晶体管204的0N状态与OFF状态 之间切换。
[0030] 选择晶体管206 -次一个信号或一次多个信号地输出为每个信号线路211提供的 多个像素的信号。选择晶体管206的漏极连接到放大晶体管205的源极。选择晶体管206 的源极连接到对应信号线路211。
[0031] 取代该实施例的配置，选择晶体管206可以连接在放大晶体管205的漏极与供应 有电源电压的电源线路之间。在任一情况下，选择晶体管206控制放大晶体管205与信号 线路211之间的导电性。控制脉冲pSEL提供给选择晶体管206的栅极，并且在选择晶体管 206的0N状态与OFF状态之间切换。
[0032] 注意，可以省略选择晶体管206。在此情况下，放大晶体管205的源极连接到信号 线路211，可以通过切换放大晶体管205的漏极或栅极的电势而在选择状态和非选择状态 之间切换。
[0033] 电容208在连接状态下充当放大晶体管205的输入节点的一部分，并且在断连状 态下与输入节点分离。这种配置使得放大晶体管205的输入节点的电容值可变。在该实施 例中，开关晶体管207控制电容208的连接状态与断连状态之间的切换。
[0034] 电容208和开关晶体管207共享它们的元件中的一些。例如，电容208可以通过 开关晶体管207的栅极绝缘膜的电容、由充当开关晶体管207的源极的η型半导体区域形 成的ρ-η结的电容、以及杂散电容来形成；然而，可以通过独立元件而非共享元件来形成电 容208和开关晶体管207。
[0035] 控制脉冲pAPP提供给开关晶体管207的栅极，并且在开关晶体管207的0Ν状态 与OFF状态之间切换。
[0036] 在电容208设置在连接状态下并且放大晶体管205的输入节点的电容值增大的情 况下，可以使得在放大晶体管205的输入节点处的电荷-电压转换效率低于电容208处于 断连状态下的情况。
[0037] S卩，如果传送到放大晶体管205的输入节点的信号载流子的量是恒定的，则通过 信号载流子的转换所获得的电压的幅度在放大晶体管205的输入节点处变得比放大晶体 管205的电容值不增大的情况下更小。因此，即使输入高亮度信号，FD 203也较不可能饱 和。
[0038] 反之，在电容208设置在断连状态以使得放大晶体管205的输入节点的电容值较 小的情况下，在放大晶体管205的输入节点处的电荷-电压转换效率与电容208处于连接 状态下的情况相比而改进。
[0039]S卩，如果所传送的信号载流子的量是恒定的，则通过信号载流子的转换所获得的 电压的幅度在放大晶体管205的输入节点处变得更大。因此，信噪比（S/N)在恒定噪声电 平时改进。以切换方式来使用上述配置使得动态范围可变。
[0040]图3示出图2所示的像素电路中所使用的控制脉冲的示例。在此将描述仅与该实 施例的特征直接有关的控制脉冲。
[0041] 参照图3,实线指示用于其中电容208设置在连接状态下的像素或其中电容208设 置在连接状态下的模式下的控制脉冲。
[0042] 此外，虚线指示用于其中电容208设置在断连状态下的像素、非选择状态下的像 素、或其中电容208处于断连状态下的模式下的控制脉冲。在每个控制脉冲处于高电平处 的同时，对应晶体管处于ON状态下。
[0043] 在时间tl，控制脉冲pSEL改变为高电平。此时，控制脉冲pRES处于高电平。因 此，FD203具有基准电势。
[0044] 在时间t2,在控制脉冲pSEL和pRES保持在高电平的同时，控制脉冲pAPP改变为 高电平。因此，电容208连接到FD203,FD203和电容208具有基准电势。
[0045] 在时间t3,控制脉冲pRES改变为低电平，FD203和电容208的电势的重置完成。
[0046] 在时间t4,控制脉冲pTX改变为高电平。此时，光电转换器201和FD203变为电 气上导通，光电转换器201中的电子传送到FD203。此时，控制脉冲pAPP处于高电平，电容 208处于连接状态下。因此，所传送的电子保存在FD203和电容208中。
[0047] 在时间t5,控制脉冲pTX改变为低电平。因此，光电转换器201与FD203之间的 导电性断开。
[0048] 在时间t6,控制脉冲pRES改变为高电平。因此，FD203和电容208的电势重置。
[0049] 在时间t7,控制脉冲pAPP改变为低电平。因此，电容208设置在断连状态下。
[0050] 在时间t8,控制脉冲pSEL改变低电平。
[0051] 通过在从时间t5至时间t8的时段中将在信号线路211处的电压用作信号，其中 电容208处于连接状态下的像素的信号可以用作图像信号。
[0052] 此外，通过在必要时在从时间t3至时间t4的时段中将在信号线路211处的电压 用作信号，可以获得像素的噪声信号。可以通过从前述图像信号减去该噪声信号来减小噪 声。控制脉冲pSEL保持在高电平处达从时间tl至时间t8的时段；然而，控制脉冲pSEL可 以保持在高电平处达到其中在放大晶体管205的输入节点和电容208处所保存的信号被读 取到图1所示的信号处理单元105的时段。
[0053] 图3示出将电容208设置在连接状态下的控制脉冲。通过使得控制脉冲pAPP具 有低电平达从时间