三维对称型垂直变压器的制造方法
【技术领域】
[0001]本发明是有关于一种变压器，且特别是有关于一种三维对称型垂直变压器。
【背景技术】
[0002]集成电路工艺利用前段工艺可以将各种被动组件(Integrated passive device,集成无源器件，IPD)实施于芯片中。芯片中的电感及变压器为常见的被动组件，且已被广泛应用在各种射频集成电路上，如低噪声放大器(low noise amplifier, LNA)、压控震荡器(voltage-controlled oscillator, VCO)、注入锁定式除频器(inject1n-lockedfrequency divider, ILFD)、及功率放大器(power amplifier, PA)等。虽然将电感及变压器实现于芯片内可以减少外部组件数目，但是这些芯片中的被动组件往往占用大量的芯片面积，在昂贵的前段工艺中造成成本增加。
[0003]封装技术的发展由TS0P(Thin small outline packaging)、CSP(Chip scalepackage)、WLP (Wafer level package)等技术演进至 PoP (Stacked package on package)。半导体电路设计时常面临技术瓶颈，例如模拟电路与数字电路不易透过芯片系统(Systemon chip, SoC)工艺整合在一起。又或者，即便将模拟电路与数字电路整合在SoC，又将会有成本太高及特性无法优化等问题。系统级封装(System in package, SiP)可以将不同的组件透过封装技术进行整合。但是当封装需求变得更复杂的时候，SiP技术也遭遇到运作速度、功耗和尺寸等设计上的瓶颈。
[0004]三维集成电路(three-dimens1nintegrated circuit, 3DIC)技术可以有效增加产品效能、减低功耗、降低成本、缩小体积及整合异质1C。3DIC可视为SoC、SiP的另一条出路。3DIC可以让不同功能性质，甚至不同基板的芯片，各自应用最适合的工艺分别制作后，再利用娃穿孔(Through silicon via,娃通孔，TSV)技术进行立体堆找来整合。3DIC不仅缩短金属导线长度及接线电阻，也能减少芯片面积，具有体积小、整合度高、效率高、耗电量及成本更低的优点。进行立体堆栈前，不同芯片层通常以各自最适合的前段工艺(集成电路工艺)完成电路或系统。在完成不同芯片层后，所述不同芯片层再以TSV、导电凸块(Bump)及重新分布金属层(Re-distributed layer, RDL)相互堆找而完成后段工艺(封装工艺)的堆找步骤。利用后段工艺来完成各种被动组件(Integrated passive device,集成无源器件，iro)，不仅可以有效率的利用后段工艺面积，也可以将原本在前段工艺实施的被动组件由后段工艺来实现。由后段工艺实现被动组件，可以节省较为昂贵的前段工艺面积，进而达到成本下降的优势。
[0005]除了节省面积的考虑，尚有噪声的技术课题。为了降低共模噪声，所以电路结构通常设计成差动型式，以提高其差动增益并抑制其共模噪声增益。为此，被动组件通常需配合差动型式的需求而强调其对称性结构。若将变压器应用于差动型式，更需强调其对称性的结构，使电路具有较佳的差动操作特性。
【发明内容】
[0006]本发明提供一种变压器，可以实现三维垂直的对称型变压器。所述变压器可以应用于不同芯片之间的垂直信号耦合传输。所述变压器可以节省芯片面积。
[0007]本发明的一实施例提供中，上述的变压器包括主线圈(primary coil)以及副线圈(secondary coil)。主线圈包括第一电性路径与第二电性路径分别位于变压器的投影面上一对称线的不同侧。第一电性路径与第二电性路径的第一端分别作为主线圈的第一端与第二端。第一电性路径的第二端于该对称线处连接第二电性路径的第二端。第一电性路径包括被配置于第一基底的第一部份路径与被配置于第二基底的第二部份路径。第一部份路径与第二部份路径之间以娃穿孔(through silicon via,，娃通孔TSV)相互连接。第二电性路径包括被配置于第一基底的第三部份路径与被配置于第二基底的第四部份路径。第三部份路径与第四部份路径之间以TSV相互连接。副线圈包括第三电性路径与第四电性路径分别位于该投影面上该对称线的不同侧。第三电性路径与第四电性路径的第一端分别作为副线圈的第一端与第二端。第三电性路径的第二端于该对称线处连接第四电性路径的第二端。第三电性路径包括被配置于第一基底的第五部份路径与被配置于第二基底的第六部份路径。第五部份路径与第六部份路径之间以TSV相互连接。第四电性路径包括被配置于第一基底的第七部份路径与被配置于第二基底的第八部份路径。第七部份路径与第八部份路径之间以TSV相互连接。
[0008]基于上述，本发明实施例可以利用TSV的垂直路径以及不同基底的平面路径来实现对称型的所述变压器(例如三维垂直的对称型N: 1变压器或是三维对称型1:1变压器)。因此，所述变压器可以节省芯片面积。再者，所述变压器可以应用于不同芯片之间的垂直信号親合传输。
[0009]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
[0010]图1为依照本发明实施例说明一种变压器的电路示意图。
[0011]图2为依照本发明一实施例说明图1所示变压器的布局结构的立体透视示意图。
[0012]图3为依照本发明实施例说明图2所示变压器的布局结构的组合(assembling)示意图。
[0013]图4为依照本发明实施例说明图2所示变压器的布局结构的垂直投影示意图。
[0014]图5为依照本发明另一实施例说明图1所示变压器的布局结构的组合示意图。
[0015]图6为依照本发明实施例说明图5所示变压器的布局结构的垂直投影示意图。
[0016]图7为依照本发明又一实施例说明图1所示变压器的布局结构的组合示意图。
[0017]图8为依照本发明实施例说明图7所示变压器的布局结构的垂直投影示意图。
[0018]图9为依照本发明再一实施例说明图1所示变压器的布局结构的立体透视示意图。
[0019]图10为依照本发明实施例说明图9所示变压器的布局结构的垂直投影示意图。
[0020]其中附图标记为:
[0021]100:变压器110:主线圈
[0022]120:副线圈210:第一电性路径
[0023]211:第一部份路径211—1:第一导线段
[0024]211—2:第二导线段212:第二部份路径
[0025]212—1:第三导线段220:第二电性路径
[0026]221:第三部份路径221—1:第四导线段
[0027]221—2:第五导线段222:第四部份路径
[0028]222—1:第六导线段230:第三电性路径
[0029]231:第五部份路径231—1:第一导线段
[0030]232:第六部份路径232—1:第二导线段
[0031]240:第四电性路径241:第七部份路径
[0032]241—1:第三导线段242:第八部份路径
[0033]242—1:第四导线段250:对称线
[0034]260:第一基底270:第二基底
[0035]301:第一硅穿孔302:第二硅穿孔
[0036]303:第三硅穿孔304:第四硅穿孔
[0037]305:第一硅穿孔306:第二硅穿孔
[0038]510:第一电性路径511:第一部份路径
[0039]511—1:第一导线段511—2:第二导线段
[0040]511—3:第三导线段512:第二部份路径
[0041]512—1:第四导线段512—2:第五导线段
[0042]520:第二电性路径521:第三部份路径
[0043]521—1:第六导线段521—2:第七导线段
[0044]521—3:第八导线段522:第四部份路径
[0045]522—1:第九导线段522—2:第十导线段
[0046]530:第三电性路径531:第五部份路径
[0047]531—1:第一导线段532:第六部份路径
[0048]532—1:第二导线段540:第四电性路径
[0049]541:第七部份路径541—1:第三导线段
[0050]542:第八部份路径542—1:第四导线段
[0051]550:对称线581:第一娃穿孔
[0052]582:第二硅穿孔583:第三硅穿孔
[0053]584:第四硅穿孔585:第五硅穿孔
[0054]586:第六硅穿孔587:第一硅穿孔
[0055]588:第二硅穿孔589:第一硅穿孔
[0056]590:第二硅穿孔710:第一电性路径
[0057]711:第一部份路径711—1:第一导线段
[0058]711—2:第二导线段711—3:第三导线段
[0059]711—4:第四导线段712:第二部份路径
[0060]712—1:第五导线段712—2:第六导线段
[0061]712—3:第七导线段720:第二电性路径
[0062]721:第三部份路径721—1:第八导线段
[0063]721—2:第九导线段721—3:第十导线段
[0064]721—4:第^^一导线段722:第四部份路径
[0065]722—1:第十二导线段722—2:第十三导线段