半导体衬底、半导体封装结构及其制造方法

半导体衬底、半导体封装结构及其制造方法
【技术领域】
[0001]本发明涉及一种半导体衬底、半导体封装结构及其制造方法。
【背景技术】
[0002]半导体衬底多使用预浸合成纤维(Pre-pregnatedcomposite fibers/Prepreg/P.P.)作为介电层的材料。由于预浸合成纤维的主要成分是树脂和玻璃纤维，因此在设计上需要相对较厚的介电层以维持半导体衬底的结构强度，因此衬底的厚度相对较大，例如具有110?120微米(μ m)的衬底厚度。
[0003]另外，可使用激光钻孔技术在由预浸合成纤维组成的介电层中形成导通孔(via)。然而，激光钻孔的设备相对较为昂贵且制造过程也需要相对较久的时间。
[0004]可使用电镀技术在衬底中形成接垫(ball pad)以电连接外部电路元件。电镀过程一般需要相对较长的时间，且使用的电镀液的成本也相对较高。此外，电流大小、电镀面积等参数的控制也会影响形成的接垫的高度。未精准地控制上述参数的情况下可能导致接垫的高度不平均而无法达成接垫共平面(coplanarity)的要求,进而影响后续封装结构的质量。

【发明内容】

[0005]本发明的实施例涉及一种半导体衬底。半导体衬底包含第一介电层，所述第一介电层具有多个开口 ；多个接垫，每一所述多个接垫分别位于每一所述多个开口中，且所述多个接垫具有第一表面和相对于所述第一表面的第二表面，所述第一表面的面积小于所述第二表面的面积，所述多个开口显露所述第二表面；图案化金属层，所述图案化金属层位于所述第一介电层上并延伸到所述多个开口中以接触所述多个接垫的第一表面；以及第二介电层，所述第二介电层包覆且显露部分所述图案化金属层。
[0006]本发明的另一实施例涉及一种半导体衬底。半导体衬底包含多个接垫，所述多个接垫具有第一表面和相对于所述第一表面的第二表面，所述第一表面的面积小于所述第二表面的面积；图案化金属层，所述图案化金属层位于所述多个接垫上方且部分所述图案化金属层接触所述多个接垫的第一表面；以及介电层，所述介电层包覆所述图案化金属层以及所述多个接垫，且所述介电层显露部分所述图案化金属层以及所述多个接垫的第二表面。
[0007]本发明的另一实施例涉及一种半导体衬底。半导体衬底包含第一介电层，所述第一介电层具有多个开口、上表面以及相对于所述上表面的下表面；多个接垫，每一所述多个接垫分别位于每一所述多个开口中，且每一所述多个接垫具有第一表面和相对于所述第一表面的第二表面，所述多个接垫的第一表面与所述第一介电层的下表面间的距离相同，所述多个开口显露所述第二表面；图案化金属层，所述图案化金属层位于所述第一介电层上并延伸到所述多个开口中以接触所述多个接垫的第一表面；以及第二介电层，所述第二介电层包覆且显露部分所述图案化金属层。
[0008]本发明的另一实施例涉及一种半导体衬底。半导体衬底包含多个接垫，每一所述多个接垫具有第一表面和相对于所述第一表面的第二表面；图案化金属层，所述图案化金属层位于所述多个接垫上方且部分所述图案化金属层接触所述多个接垫的第一表面；以及介电层，所述介电层具有下表面，所述介电层包覆所述图案化金属层以及所述多个接垫，且所述介电层显露部分所述图案化金属层以及所述多个接垫的第二表面，所述多个接垫的第一表面与所述介电层的下表面间的距离相同。
[0009]本发明的另一实施例涉及一种半导体衬底。半导体衬底包含第一介电层，所述第一介电层具有多个开口 ；多个接垫，每一所述多个接垫分别位于每一所述多个开口中，且每一所述多个接垫具有第一表面和相对于所述第一表面的第二表面，所述多个接垫的第一表面和第二表面间的距离为所述接垫的高度，不同接垫的高度差小于预定值，所述多个开口显露所述第二表面；图案化金属层，所述图案化金属层位于所述第一介电层上并延伸到所述多个开口中以接触所述多个接垫的第一表面；以及第二介电层，所述第二介电层包覆且显露部分所述图案化金属层。
[0010]本发明的另一实施例涉及一种半导体衬底。半导体衬底包含多个接垫，每一所述多个接垫具有第一表面和相对于所述第一表面的第二表面；图案化金属层，所述图案化金属层位于所述多个接垫上方且部分所述图案化金属层接触所述多个接垫的第一表面；以及介电层，所述介电层具有下表面，所述介电层包覆所述图案化金属层以及所述多个接垫，且所述介电层显露部分所述图案化金属层以及所述多个接垫的第二表面，每一所述多个接垫的第一表面和第二表面间的距离为所述接垫的高度，不同接垫的高度差小于预定值。
[0011]本发明的另一实施例涉及一种半导体衬底。半导体衬底包含第一图案化金属层，第一图案化金属层具有第一表面和相对于所述第一表面的第二表面；第一介电层，所述第一介电层具有上表面以及相对于所述上表面的下表面，所述第一介电层位于所述第一图案化金属层上且具有多个开口以显露部分所述第一表面，所述第一图案化金属层被开口显露的第一表面与所述第一介电层的下表面间的距离相同；第二图案化金属层，所述第二图案化金属层位于所述第一介电层上并延伸到所述多个开口中以接触所述第一图案化金属层的第一表面；以及第二介电层，所述第二介电层包覆且显露部分所述第二图案化金属层。
[0012]本发明的另一实施例涉及一种半导体衬底。半导体衬底包含第一图案化金属层，第一图案化金属层具有第一表面和相对于所述第一表面的第二表面；第二图案化金属层，所述第二图案化金属层位于所述第一图案化金属层上方且部分所述第二图案化金属层接触所述第一图案化金属层的第一表面；以及介电层，所述介电层具有下表面，所述介电层包覆所述第一图案化金属层以及所述第二图案化金属层，且所述介电层显露部分所述第二图案化金属层，所述第一图案化金属层的第一表面与所述介电层的下表面间的距离相同。
[0013]本发明的另一实施例涉及一种半导体衬底。半导体衬底包含第一图案化金属层，第一图案化金属层具有第一表面和相对于所述第一表面的第二表面；第一介电层，所述第一介电层具有上表面以及相对于所述上表面的下表面，所述第一介电层位于所述第一图案化金属层上且具有多个开口以显露部分所述第一表面，各被显露的第一表面和第二表面之间的距离实质上相同；第二图案化金属层，所述第二图案化金属层位于所述第一介电层上并延伸到所述多个开口中以接触所述第一图案化金属层的第一表面；以及第二介电层，所述第二介电层包覆且显露部分所述第二图案化金属层。
[0014]本发明的另一实施例涉及一种半导体衬底。半导体衬底包含第一图案化金属层，第一图案化金属层具有第一表面和相对于所述第一表面的第二表面；第二图案化金属层，所述第二图案化金属层位于所述第一图案化金属层上方且部分所述第二图案化金属层接触所述第一图案化金属层的第一表面；以及介电层，所述介电层具有下表面，所述介电层包覆所述第一图案化金属层以及所述第二图案化金属层，且所述介电层显露部分所述第二图案化金属层，各被显露的第一表面和第二表面之间的距离实质上相同。
[0015]本发明的另一实施例涉及一种半导体衬底的制造方法。半导体衬底的制造方法包含以下步骤:提供第一导体层，所述第一导体层具有第一表面和第二表面，所述第一表面相对于所述第二表面；从所述第一导体层的第一表面，图案化所述第一导体层以形成第一图案化导体层；在所述第一图案化导体层上方形成第一图案化介电层以显露所述第一图案化导体层的第一表面；以及在所述第一图案化介电层上形成第二图案化导体层，使得部分所述第二图案化导体层接触被显露的所述第一图案化导体层的第一表面。
【附图说明】
[0016]图1为根据本发明的一实施例的半导体衬底的示意图。
[0017]图2为根据本发明的另一实施例的半导体衬底的示意图。
[0018]图3为根据本发明的一实施例的半导体封装结构的示意图。
[0019]图4A到4J为根据本发明的一实施例的半导体封装结构的制造方法的示意图。
[0020]图5为根据本发明的另一实施例的半导体衬底的示意图。
【具体实施方式】
[0021]图1为根据本发明的一实施例的半导体衬底的示意图。图1所示的半导体衬底Ia可包括多个接垫(ball pad) 11"、第一介电层12、图案化金属层13以及第二介电层14。
[0022]第一介电层12可包括但不限于感光(photosensitive)材料,例如绿漆、阻(防)焊剂或聚酰亚胺(Polyimide, PI)等。根据本发明的另一实施例,