接触插塞的形成方法
【技术领域】
[0001]本发明涉及半导体领域，尤其涉及接触插塞的形成方法。
【背景技术】
[0002]随着集成电路的制作向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
[0003]为了满足元件缩小后的互连线需求，互连金属层的设计成为超大规模集成电路技术所通常采用的一种方法。目前，互连金属层之间的导通是通过导电插塞来实现的。其中，互连金属层与衬底中的CMOS等半导体器件之间的导通是通过接触插塞(contact)实现的。
[0004]现有技术中，参考图1至图4，接触插塞的形成方法包括:
[0005]参考图1,提供半导体衬底100，半导体衬底100包括接触孔区A和无接触孔区B。在接触孔区A的半导体衬底上形成至少一个栅极结构103，栅极结构103包括栅氧化层101和位于栅氧化层101上的多晶硅层102。所述栅极结构103上具有形成栅极结构103的掩膜层104。在栅极结构103周围形成侧墙105，在侧墙105两侧形成源极(图未示)和漏极(图未示)。
[0006]在无接触孔区B的半导体衬底上形成至少一个栅极结构203、栅极结构203包括栅氧化层201和位于栅氧化层201上的多晶硅层202。所述栅极结构203上具有形成栅极结构203的掩膜层204。在栅极结构203周围形成侧墙205，在侧墙205两侧形成源极(图未示)和漏极(图未示)。
[0007]接着，继续参考图1，在接触孔区A的半导体衬底、栅极结构103、源极和漏极上形成氧化层106，氧化层106同时也覆盖无接触孔区的半导体衬底B、栅极结构203、源极和漏极上。
[0008]接着，参考图2，在所述接触孔区A的氧化层106上形成至少一个接触孔107，每一个所述接触孔107的底部露出接触孔区A的源极、漏极和栅极的至少其中一个。此时，无接触孔区B的介质层内不形成接触孔。
[0009]接着，参考图3，在所述接触孔107内填充满钨层108，并且钨层108高于氧化层106。
[0010]接着，参考图4，采用化学机械研磨的方法，将高于氧化层106的钨层108去除，形成钨接触插塞109。之后，在钨接触插塞109和氧化层106上形成互连钨层。其中，图4未示意出互连钨层。
[0011]然而，采用现有技术的形成钨接触插塞的方法使后续形成的半导体器件的性能不佳。
【发明内容】
[0012]本发明解决的问题是采用现有技术的形成钨接触插塞的方法使后续形成的半导体器件的性能不佳。
[0013]为解决上述问题，本发明提供一种接触插塞的形成方法，包括:
[0014]提供半导体衬底，所述半导体衬底包括接触孔区和无接触孔区；
[0015]在所述接触孔区形成至少一个第一 M0S晶体管，在所述无接触孔区形成至少一个第二 M0S晶体管；
[0016]在所述半导体衬底、第一 M0S晶体管和第二 M0S晶体管上形成介质层；
[0017]在所述无接触孔区的介质层内形成至少一个牺牲开口，所述牺牲开口位于所述第二 M0S晶体管区域的上方；
[0018]在所述接触孔区的介质层内形成至少一个接触孔，所述接触孔的底部分别露出第一M0S晶体管中的源极、漏极和栅极结构的至少其中一个；
[0019]采用导电层填充满所述牺牲开口和所述接触孔，分别形成牺牲插塞和接触插塞；
[0020]去除所述介质层上的导电层、所述牺牲插塞、部分厚度的介质层及部分接触插塞，使剩余厚度的介质层顶部与接触插塞顶部齐平。
[0021]可选的，所述牺牲开口位于所述第二 M0S晶体管区域的上方包括:所述牺牲开口位于所述第二 M0S晶体管的源极、漏极和栅极结构的至少其中一个的上方。
[0022]可选的，在所述无接触孔区的介质层上形成至少一个牺牲开口的方法包括:
[0023]在所述介质层上形成第一掩膜层，所述第一掩膜层内具有贯穿其厚度的至少一个第一开口 ；
[0024]沿所述第一开口刻蚀所述介质层，在所述介质层上形成至少一个牺牲开口 ；
[0025]形成所述牺牲开口后，去除所述第一掩膜层。
[0026]可选的，所述第一掩膜层为底层是底部抗反射层，顶层是光刻胶的双层结构。
[0027]可选的，所述第一掩膜层为多层结构，从所述介质层向上方向依次为先进图形膜层、介质抗反射层、底部抗反射层和光刻胶层。
[0028]可选的，所述牺牲开口的个数与所述接触孔区内接触孔的个数相同。
[0029]可选的，所述牺牲开口在第二 M0S晶体管上方的位置与所述接触孔在第一 M0S晶体管中的位置--对应。
[0030]可选的，在所述无接触孔区的介质层上形成至少一个牺牲开口，之后，在所述接触孔区的介质层上形成至少一个接触孔。
[0031]可选的，在所述接触孔区的介质层上形成至少一个接触孔的方法包括:
[0032]采用填充层填充满所述牺牲开口，并且所述填充层高于介质层；
[0033]在所述填充层上形成第二掩膜层，所述第二掩膜层内具有贯穿其厚度的至少一个第二开口 ；
[0034]沿所述第二开口刻蚀所述填充层和介质层，在所述填充层和介质层内形成至少一个所述接触孔；
[0035]形成至少一个所述接触孔后，去除所述第二掩膜层和所述填充层。
[0036]可选的，所述填充层包括底部抗反射涂层、有机绝缘涂层或有机图形涂层。
[0037]可选的，所述第二掩膜层为底层是介质抗反射层，顶层是光刻胶的叠层结构。
[0038]可选的，所述导电层的材料为金属。
[0039]可选的，去除所述介质层上的导电层、所述牺牲插塞、部分厚度的介质层及部分接触插塞的方法为化学机械研磨。
[0040]与现有技术相比，本发明的技术方案具有以下优点:
[0041]在所述无接触孔区的介质层内形成至少一个牺牲开口，所述牺牲开口位于所述第二M0S晶体管区域的上方。采用导电层填充满所述牺牲开口和所述接触孔后，降低了第一M0S晶体管上方的、自导电层顶部至牺牲开口底部之间的介质层与第二 M0S晶体管上方的、自导电层顶部至牺牲开口底部之间的介质层的去除选择比。也就是说，去除无接触孔区的第二 M0S晶体管上方的介质层时，正因为有牺牲插塞的存在，可以大大降低无接触孔区的第二 M0S晶体管上方的介质层的去除速度，该速度基本与接触孔区的第一 M0S晶体管上方的介质层的去除速度相同。因此，可以大大减小在无接触孔区的第二 M0S晶体管上方介质层的凹陷缺陷。从而使后续形成的互连金属层与第二 M0S晶体管的栅极结构之间的电容不会降低太多，进而，提高了后续形成的半导体器件的性能。
【附图说明】
[0042]图1?图4是现有技术中的接触插塞的形成方法各步骤对应的剖面结构示意图；
[0043]图5?图12是本发明具体实施例中的接触插塞的形成方法各步骤对应的剖面结构示意图。<