方式的立体示意图。在图11中，相变化元件130嵌入第一介电层110a中，并且包覆加热元件120a的第二部122的至少一部分。更详细的说，加热元件120a的第二部122具有顶面122T以及相对的两侧壁122L，相变化元件130嵌入第一介电层110a中，并围绕接触第二部122的顶面122T以及两侧壁122L。在某些实施方式中，相变化元件130不仅包覆第二部122的顶面122T和两侧壁122L，还包覆第二部122的末端侧面122H。图12(a)-图12(b)绘示从图11的方向A观察的侧视示意图，用以说明实现图11的实施方式的详细步骤。如图12(a)所示，在第一介电层110a上形成图案定义层124，图案定义层124具有开口 125，开口 125位于加热元件120a的第二部122上方。然后，移除第一介电层110a位于开口 125区域内的部分，让加热元件120a的两侧壁122L暴露出。之后，在图12(a)绘示的结构上方沉积相变化材料层，并进行化学机械研磨制程，而形成图12(b)绘示的相变化元件130。相变化元件130嵌入第一介电层110a中并围绕第二部122的顶面122T以及两侧壁122L。然后，在相变化元件130上形成第二电极140，而得到图11绘示的结构。为了附图清晰的目的，图11并未绘示图案定义层124。图案定义层124可例如为氧化硅或类似的材料所制成。
[0040]在图11绘示的实施方式中，相变化元件130至少包覆加热元件120a的第二部122的顶面122T以及两侧壁122L，相变化元件130接触到顶面122T及两侧壁122L的局部部分都会发生相变化，因此相变化元件130中发生相变化的区域增加。在此实施方式中，因为相变化元件130接触两侧壁122L的区域也发生相变化，所以相较于前文图10(a)的实施方式，图11的相变化元件130的厚度能够被降低。
[0041]图13(a)绘示本发明其他实施方式的立体示意图。在图13(a)中，相变化元件130嵌入第一介电层110a，但是没有包覆加热元件120a的第二部122。具体的说，加热元件120a的第二部122具有末端侧面122H，末端侧面122H实质上垂直加热元件120a的长度方向D1，而相变化元件130接触第二部122的末端侧面122H。当电流从第一电极106经过加热元件120a及相变化元件130传导到第二电极140时，通过加热元件120a的第二部122的末端侧面122H对相变化元件130加热，让相变化元件130接触到末端侧面122H的局部发生相变化。形成图13(a)的实施方式的详细步骤类似于前文关于图11、图12(a)及图12(b)所述的内容。简言之，请参照图13(b)，其绘示从图13(a)的方向B观察的侧视示意图。在第一介电层110a上形成图案定义层124，图案定义层124具有开口 125，开口 125的一个边缘位于加热元件120a的第二部122上方，图13(b)中以虚线绘示前文所述操作20所形成的加热元件120a的第二部122。然后，移除开口 125区域内的第一介电层110a和加热元件120a的第二部122的一部分(即图13(b)虚线所示的部分)，让加热元件120a的第二部122形成一个新的截面，即-末端侧面122H。末端侧面122H大致上对齐开口 125的一边缘。之后，沉积相变化材料层，并进行化学机械研磨制程，而形成图13(b)绘示的相变化元件130。形成相变化元件130之后，在相变化元件130上形成第二电极140，而得到图13(a)及图13(b)绘示的结构。为了附图清晰的目的，图13(a)未绘示图案定义层124。
[0042]本发明的另一方面是提供一种相变化记忆体，如图13(a)及图13(b)(或图10(a)或图11)所示，相变化记忆体200包含半导体基材100、第一电极106、加热元件120a、相变化元件130以及第二电极140。第一电极106位于半导体基材100的上方，而且第一电极106具有顶面106T。加热元件120a配置在第一电极106上，加热元件120a包含接触顶面106T的第一部121以及从第一部121横向延伸出顶面106T的第二部122。相变化元件130接触加热元件120a的第二部122，相变化元件130在半导体基材100上的投影与第一电极106在半导体基材100上的投影不重叠。第二电极140配置在相变化元件130上，并且第二电极140在半导体基材100上的投影与第一电极106在半导体基材100上的投影不重叠。此外，请参照图13 (a)，加热元件120a的长度方向D1不平行相变化元件130的长度方向D3。
[0043]虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
【主权项】
1.一种制造相变化记忆体的方法，其特征在于，包含以下操作: 在一半导体基材上形成一垂直互连结构以及一第一电极，其中该第一电极位于为该垂直互连结构上，且该第一电极具有一暴露的顶面； 形成一加热元件于该第一电极上，其中该加热元件包含接触该顶面的第一部以及从该第一部横向延伸出该顶面外的第二部； 形成一相变化元件接触该加热元件的该第二部，其中该相变化元件在该半导体基材上的投影与该第一电极在该半导体基材上的投影不重叠；以及 形成一第二电极于该相变化元件上，且该第二电极在该半导体基材上的投影与该第一电极在该半导体基材上的投影不重叠。2.如权利要求1所述的制造相变化记忆体的方法，其中该半导体基材包含一栅极、一源极区和一漏极区，该源极区和该漏极区分别位于该栅极的相对两侧，其中该加热元件的一长度方向与该栅极的一长度方向形成小于80度的一夹角。3.如权利要求2所述的制造相变化记忆体的方法，其特征在于，该栅极的该长度方向平行该加热元件的该长度方向。4.如权利要求1所述的制造相变化记忆体的方法，其特征在于，形成该加热元件于该第一电极上的操作包含: 形成一第一介电层于该第一电极上方，该第一介电层具有至少一开口露出该第一电极，其中该开口从该第一电极的该顶面延伸到该顶面之外，以定义该加热元件的该第一部和该第二部的上视轮廓； 沉积一加热材料层填充该开口并覆盖该第一介电层；以及 移除该加热材料层位于该第一介电层上方的部分，而形成嵌设在该开口中的该加热元件。5.如权利要求4所述的制造相变化记忆体的方法，其特征在于，该开口的一宽度小于该第一电极的一宽度，且该开口的一长度大于或等于该第一电极的一长度的百分之五十，该开口的该长度小于该第一电极的该长度的三倍。6.如权利要求1所述的制造相变化记忆体的方法，其特征在于，该加热元件的该第二部具有一顶面，且该相变化元件的一底面接触该第二部的该顶面。7.如权利要求1所述的制造相变化记忆体的方法，其特征在于，该加热元件的该第二部具有一顶面以及相对的两侧壁，且该相变化元件围绕并接触该第二部的该顶面以及该两侧壁。8.如权利要求1所述的制造相变化记忆体的方法，其特征在于，该加热元件具有一长度方向，且该加热元件的该第二部具有一末端侧面，该末端侧面垂直该加热元件的该长度方向，其中该相变化元件接触该第二部的该末端侧面。9.如权利要求1所述的制造相变化记忆体的方法，其特征在于，该第二电极的一上视轮廓相同于该相变化元件的一上视轮廓。10.一种相变化记忆体，其特征在于，包含: 一半导体基材； 一第一电极，位于该半导体基材的上方，且该第一电极具有一顶面； 一加热元件，配置在该第一电极上，其中该加热元件包含接触该顶面的一第一部以及从该第一部横向延伸出该顶面的一第二部； 一相变化元件，接触该加热元件的该第二部，其中该相变化元件在该半导体基材上的投影与该第一电极在该半导体基材上的投影不重叠；以及 一第二电极，配置在该相变化元件上，且该第二电极在该半导体基材上的投影与该第一电极在该半导体基材上的投影不重叠； 其中该加热元件的一长度方向不平行该相变化元件的一长度方向。
【专利摘要】本发明揭露一种相变化记忆体及其制造方法。制造相变化记忆体的方法包含：(i)在半导体基材上形成垂直互连结构及第一电极，第一电极位于为垂直互连结构上，且第一电极具有暴露的顶面；(ii)形成加热元件于第一电极上，加热元件包含接触顶面的第一部以及从第一部横向延伸出顶面外的第二部；(iii)形成相变化元件接触加热元件的第二部，相变化元件在半导体基材上的投影与第一电极在半导体基材上的投影不重叠；以及(iv)形成第二电极于相变化元件上，且第二电极在半导体基材上的投影与第一电极在半导体基材上的投影不重叠。在此揭露的相变化记忆体具有很高的布局设计的设计弹性。
【IPC分类】H01L27/24, H01L45/00
【公开号】CN105405971
【申请号】CN201510883879
【发明人】陶义方, 吴孝哲, 王博文
【申请人】宁波时代全芯科技有限公司, 英属维京群岛商时代全芯科技有限公司
【公开日】2016年3月16日
【申请日】2015年12月4日