隙Ew。这是有利的，因为已经证实的是，高阻挡层73引起空穴在朝向ρ型半导体区域4的方向邻接的量子阱层74中的浓度升高。由于这些量子阱层74中的高的载流子浓度，产生辐射的载流子复合也从较高的激发态中进行，由此发射具有较短的波长的高能量的辐射。所述效应通过下述方式减少或甚至补偿:在朝向P型半导体区域4的一侧上邻接于高阻挡层73的量子阱层74的电子带隙Elw与其余的量子阱层71相比降低。在图3中示出的光电子半导体芯片10的其他有利的设计方案和优点对应于第一实施例进而不再次详细阐述。
[0045]在图4中示出光电子半导体芯片10的另一个实施例，其为在图2中示出的实施例的变型形式。图4的实施例与图2的实施例的不同之处在于，在朝向ρ型半导体区域4的一侧上邻接于高阻挡层73的量子阱层75具有大于其余的量子阱层71的厚度cU的厚度d2。邻接于高阻挡层73的量子阱层75的厚度的增大为在图3中示出的可能性的替选方案，所述替选方案减小在量子阱层75中发射的辐射的发射波长，以便减小或甚至补偿通过从较高的激发态开始的载流子复合造成的相反效应。关于其他有利的设计方案，在图4中示出的实施例相应于在图2中示出的实施例。
[0046]在图5中不出在光电子半导体芯片10的另一个实施例中根据沿竖直方向伸展的位置坐标z的电子带隙Eg的变化曲线。这为设为用于在615nm的波长下发射的半导体芯片，所述半导体芯片基于材料体系InGaAlP并且如在图2中示出的实施例那样具有五十个由交替的量子阱层和阻挡层构成的层对。从P型半导体区域开始的第一阻挡层构成为高阻挡层73，所述高阻挡层与多量子阱结构的其他的阻挡层相比具有明显更大的电子带隙。高阻挡层73的功能和由此得到的优点对应于之前描述的实施例进而在该处不再次详细阐述。
[0047]对在图5中示出的实施例替选地，也可能的是，高阻挡层73不设置在从ρ型半导体区域4开始的第一量子阱层之后，而是在多个量子阱层之后才设置。尤其，高阻挡层73可以设置在从P型半导体区域开始为第m个量子阱层的量子阱层和直接相邻的量子阱层之间设置，其中m是在1和20之间、优选在1和10之间的数字。
[0048]在图6中示出针对根据另一个实施例的光电子半导体芯片(曲线12)与传统的半导体芯片(曲线13)相比根据环境温度T的所测量的相对亮度B(T)/B(T = 25°C)。根据该实施例的光电子半导体芯片为基于半导体材料InGaAlP的发光二极管芯片，所述发光二极管芯片具有多量子阱结构，所述多量子阱结构具有100个由量子阱层和阻挡层构成的层对，其中从P型半导体区域开始的前10个阻挡层构成为高阻挡层，所述高阻挡层与多量子阱结构的其余90个阻挡层相比具有更大的电子带隙。传统的半导体芯片的比较示例为在其他方面相同地构造的半导体芯片，其中全部100个阻挡层具有相同的电子带隙。
[0049]在低的温度T下，光电子半导体芯片的该实施例的高阻挡层降低发射的亮度，因为空穴到朝向η型半导体区域的方向跟随高阻挡层的90个量子层中的载流子传输降低。该效应随着温度Τ升高而下降，因为载流子随着温度升高具有更大的迀移率并进而能够更容易地经过高阻挡层。在根据该实施例的光电子半导体芯片中，因此与在传统的半导体芯片中相比，随着温度的升高，亮度降低更少。例如，亮度在T=100°C的温度下的降低与在传统的半导体芯片中相比小了大约7百分比。
[0050]本发明并不限于根据实施例进行的描述。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其是包含在权利要求中的特征的任意的组合，即使所述特征或所述组合自身没有明确地在权利要求或实施例中说明时也如此。
【主权项】
1.一种光电子半导体芯片(10)，包括: -p型半导体区域(4)； -η型半导体区域(6); -设置在所述Ρ型半导体区域(4)和所述η型半导体区域(6)之间的有源层(5)，所述有源层构成为多量子阱结构(7)，其中所述多量子阱结构(7)具有多个交替的量子阱层(71)和阻挡层(72，73)，其中与距所述η型半导体区域(6)相比更靠近所述ρ型半导体区域(4)设置的至少一个阻挡层是高阻挡层(73)，所述高阻挡层具有大于其余的阻挡层(72)的电子带隙Eb的电子带隙Ehb。2.根据权利要求1所述的光电子半导体芯片， 其中至少一个所述高阻挡层(73)具有带隙Ehb，对此适用的是:Ehb-Eb^0.05eV。3.根据上述权利要求中任一项所述的光电子半导体芯片， 其中所述多量子阱结构(7)具有不多于10个的高阻挡层(73)。4.根据权利要求3所述的光电子半导体芯片， 其中从所述P型半导体区域开始，前k个阻挡层是高阻挡层，其中k是在1和10之间的数字。5.根据上述权利要求中任一项所述的光电子半导体芯片， 其中所述多量子阱结构(7)具有刚好一个高阻挡层(73)。6.根据权利要求5所述的光电子半导体芯片， 其中所述高阻挡层(73)设置在从所述ρ型半导体区域开始为第m个量子阱层(71)的量子阱层(71)和直接相邻的量子阱层(71)之间，其中m是在1和20之间的数字。7.根据权利要求6所述的光电子半导体芯片，其中m=1。8.根据权利要求1至4中任一项所述的光电子半导体芯片， 其中所述多量子阱结构(7)具有多个高阻挡层(73)，所述高阻挡层与距所述η型半导体区域(6)相比更靠近所述ρ型半导体区域(4)设置。9.根据上述权利要求中任一项所述的光电子半导体芯片， 其中至少一个所述高阻挡层(73)和其余的所述阻挡层(72)分别具有InxAlyGamP、InxAlyGaityN 或 InxAlyGai—x—yAs，其中01 并且 x+y < 1，并且其中至少一个所述高阻挡层(73)的铝含量y大于其余的所述阻挡层(72)的铝含量y。10.根据上述权利要求中任一项所述的光电子半导体芯片， 其中其余的所述阻挡层(72)的数量为至少10。11.根据权利要求10所述的光电子半导体芯片， 其中其余的所述阻挡层(72)的数量为至少20。12.根据上述权利要求中任一项所述的光电子半导体芯片， 其中具有带隙Eb的其余的所述阻挡层(72)的数量是具有提高的带隙Ehb的所述高阻挡层(73)的数量的至少5倍大。13.根据上述权利要求中任一项所述的光电子半导体芯片， 其中具有带隙Eb的其余的所述阻挡层(72)的数量是具有提高的带隙Ehb的所述高阻挡层(73)的数量的至少10倍大。14.根据上述权利要求中任一项所述的光电子半导体芯片， 其中在朝向所述P型半导体区域的一侧上邻接于至少一个所述高阻挡层(73)的至少一个量子阱层(74)具有小于其余的所述量子阱层(71)的带隙Ew的电子带隙Elw。15.根据上述权利要求中任一项所述的光电子半导体芯片， 其中在朝向所述P型半导体区域的一侧上邻接于至少一个所述高阻挡层(73)的至少一个量子阱层(75)具有大于其余的所述量子阱层(71)的厚度的厚度。
【专利摘要】提出一种光电子半导体芯片(10)，包括：p型半导体区域(4)；n型半导体区域(6)；设置在p型半导体区域(4)和n型半导体区域(6)之间的有源层(5)，所述有源层构成为多量子阱结构(7)，其中多量子阱结构(7)具有多个交替的量子阱层(71)和阻挡层(72，73)，其中与距n型半导体区域(6)相比更靠近p型半导体区域(4)设置的至少一个阻挡层是高阻挡层(73)，所述高阻挡层具有电子带隙(Ehb)，所述电子带隙大于其余的阻挡层(72)的电子带隙(Eb)。
【IPC分类】H01L33/06
【公开号】CN105493299
【申请号】CN201480042009
【发明人】伊瓦尔·通林, 费利克斯·恩斯特
【申请人】欧司朗光电半导体有限公司
【公开日】2016年4月13日
【申请日】2014年7月22日
【公告号】DE102013107969A1, US20160181471, WO2015011155A1