包括具有用于线夹结合的接触电极的逻辑半导体芯片的装置的制造方法
【专利摘要】一种装置，包括具有接触电极的逻辑半导体芯片。接触电极被构造成基于线夹结合技术电联接至接触线夹。
【专利说明】
包括具有用于线夹结合的接触电极的逻辑半导体芯片的装置
技术领域
[0001]本公开总体涉及半导体装置。更特别地，本公开涉及包括逻辑半导体芯片的装置，该逻辑半导体芯片具有被构造成用于线夹结合过程的接触电极。
【背景技术】
[0002]半导体装置可包括一个或多个半导体芯片，例如逻辑半导体芯片。逻辑半导体芯片可能需要与半导体装置的其他电子部件通信，且因此需要可从外侧电接近，例如经由周边接触电极。半导体装置经常需要被改进。尤其地，可能期望改进半导体装置的电性能和热性能。另外，可能期望简化半导体装置的设计和制造。
【发明内容】
[0003]根据本公开，提供了一种装置，包括:逻辑半导体芯片，其包括第一接触电极，其中，第一接触电极被构造成基于线夹结合技术电联接至接触线夹。
[0004]根据本公开的一个方面，第一接触电极包括第一接触层，其中，第一接触层包括铜和镍中的至少一种。
[0005]根据本公开的一个方面，第一接触层的厚度处于I微米至5微米的范围内。
[0006]根据本公开的一个方面，第一接触层基于溅镀、化学气相沉积、物理气相沉积中的至少一种来制造。
[0007]根据本公开的一个方面，逻辑半导体芯片包括第二接触电极，所述第二接触电极被构造成基于导线结合技术电联接至导线。
[0008]根据本公开的一个方面，第二接触电极包括第二接触层，其中，第二接触层包括招O
[0009]根据本公开的一个方面，逻辑半导体芯片包括逻辑集成电路、控制集成电路、驱动器集成电路中的至少一个。
[0010]根据本公开的一个方面，该装置还包括:电联接至第一接触电极的接触线夹。
[0011 ]根据本公开的一个方面，该装置还包括:布置在接触线夹与第一接触电极之间的焊接材料。
[0012]根据本公开的一个方面，该装置还包括:第一功率半导体芯片，其中，逻辑半导体芯片和第一功率半导体芯片通过接触线夹电联接。
[0013]根据本公开的一个方面，第一功率半导体芯片包括功率晶体管，且逻辑半导体芯片包括栅极驱动器，所述栅极驱动器被构造成用于驱动功率晶体管的栅极。
[0014]根据本公开的一个方面，接触线夹被构造成用于提供从第一功率半导体芯片到逻辑半导体芯片的感测信号，其中，所述感测信号基于第一功率半导体芯片的物理参数。
[0015]根据本公开的一个方面，所述物理参数包括第一功率半导体芯片的电势、第一功率半导体芯片的电流、第一功率半导体芯片的温度中的至少一个。
[0016]根据本公开的一个方面，逻辑半导体芯片被构造成用于产生基于所述感测信号的控制信号，其中，所述控制信号被构造成用于控制第一功率半导体芯片。
[0017]根据本公开的一个方面，该装置还包括:第二功率半导体芯片，其中，第一功率半导体芯片和第二功率半导体芯片通过接触线夹电联接。
[0018]根据本公开的一个方面，第一功率半导体芯片和第二功率半导体芯片包括半桥电路的低侧开关和半桥电路的高侧开关。
[0019]根据本公开，提供了一种装置，包括:逻辑半导体芯片，其包括接触电极，其中，所述接触电极包括接触层，其中，所述接触层包括铜和镍中的至少一种。
[0020]根据本公开的一个方面，所述接触电极位于逻辑半导体芯片的周边处，且被构造成用于提供从逻辑半导体芯片的外侧到逻辑半导体芯片的内部电子结构的电联接。
[0021]根据本公开的一个方面，该装置还包括:布置在接触电极之上的焊料停止层，其中，所述接触电极至少部分地从所述焊料停止层暴露。
[0022]根据本公开的一个方面，所述逻辑半导体芯片是横向半导体芯片。
[0023]根据本公开，提供了一种装置，包括:逻辑半导体芯片;功率半导体芯片;和接触线夹，其将逻辑半导体芯片和功率半导体芯片电联接。
[0024]根据本公开的一个方面，所述接触线夹被构造成用于提供从功率半导体芯片到逻辑半导体芯片的感测信号，其中，所述感测信号基于功率半导体芯片的物理参数。
[0025]根据本公开的一个方面，所述逻辑半导体芯片被构造成用于产生基于所述感测信号的控制信号，其中，所述控制信号被构造成用于控制所述功率半导体芯片。
【附图说明】
[0026]所包括的附图提供了对本说明书的实施例的进一步理解，且附图被合并在本说明书中，并构成本说明书的一部分。附图示出了实施例，且连同说明书用于解释实施例的原理。其他实施例以及实施例的许多期望优点将通过参考详细说明书更好地理解它们而被容易地接受。附图的元件不必定地彼此成比例。相同的附图标记可表示相应的类似部件。
[0027]图1示意性地示出了根据本公开的装置100的剖视侧视图。
[0028]图2示意性地示出了根据本公开的装置200的剖视侧视图。
[0029]图3示意性地示出了根据本公开的装置300的剖视侧视图。
[0030]图4A-4E示意性地示出了可应用于根据本公开的装置的示例性线夹结合技术。
[0031 ]图5示意性地示出了根据本公开的装置500的顶视图。
[0032]图6示意性地示出了装置600的顶视图。
[0033]图7示意性地示出了根据本公开的装置700的顶视图。
[0034]图8示出了半桥电路800的示意图。
【具体实施方式】
[0035]在以下的详细说明书中，将会参考附图，在附图中，通过描述示出了可以实施本公开的特定实施例。在这方面，方向术语、比如“上”、“下”、“前”、“后”等可参考所描述的附图的方位来使用。由于所描述装置的部件可以以多种不同的方位定位，因此，方向术语可用于说明性目的，而不是限制性的。也可以使用其他实施例，而且也可在不脱离本公开的范围的情况下进行结构上或逻辑上的改变。因此，下面的详细说明书不应认为是限制性的，且本公开的思想由所附的权利要求来限定。
[0036]该说明书中所采用的术语“连接的”、“联接的”、“电连接的”或“电联接的”不必是指元件必须直接地连接或联接起来。中间元件可设置在“连接的”、“联接的”、“电连接的”或“电联接的”的元件之间。
[0037]另外，例如关于形成于或位于物体的表面“之上”的材料层所使用的术语“之上”(或“上”)在此可用于表示材料层可“直接地”位于(例如形成于、沉积于等)(例如直接接触于)所指的表面上。例如关于形成于或位于表面“之上”的材料层所使用的术语“之上”在此也可用于表示材料层可“间接地”位于(例如形成于、沉积于等)所指的表面上，且例如一个或多个附加层设置在所指的表面与所述材料层之间。
[0038]在此对装置和用于制造该装置的方法进行描述。关于所描述的装置所作的评述也可同样适用于相应的方法，反之亦然。例如，如果描述了装置的特定部件，则用于制造该装置的相应方法就可包括以适当的方式提供该部件的行动，即便这种行动未被明确描述或未被附图示出。此外，除非另外特别说明，否则，在此所描述的各种示例性实施例的特征可彼此组合。
[0039]本文所描述的装置可包括一个或多个半导体芯片。半导体芯片可以是不同类型的且可通过不同技术制造的。例如，半导体芯片可包括集成电子、电子光学或机电电路、无源件等。集成电路可被设计成逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储电路、集成无源件、微机电系统等。半导体芯片不必由特定半导体材料来制造，且可包含非半导体的无机和/或有机材料，例如绝缘体、塑料或金属等。在一个示例中，半导体芯片可由基本半导体材料(例如Si)制成或可包括基本半导体材料。在另一示例中，半导体芯片可由化合物半导体材料(例如GaN、S i C、S iGe、GaAs)制成或可包括化合物半导体材料。
[0040]半导体芯片可具有垂直结构，即半导体芯片可被制造成:使得电流可大致沿着与半导体芯片的主表面垂直的方向流动。具有垂直结构的半导体芯片可具有在它的两个主表面之上的电极，即在它的上侧和下侧之上的电极。例如，功率半导体芯片可具有垂直结构，且可具有设置在两个主表面之上的负载电极。在一个示例中，功率MOSFET的源电极和栅极电极可设置在一个表面之上，同时功率MOSFET的漏电极可设置在另一表面之上。
[0041]半导体芯片可具有横向结构，即半导体芯片可被制造成:使得电流可大致沿着与半导体芯片的主表面平行的方向流动。具有横向结构的半导体芯片可具有设置在它的主表面中的一个之上的电极。在一个示例中，具有横向结构的半导体芯片可包括集成电路，例如逻辑半导体芯片。在另一示例中，功率半导体芯片可具有横向结构，其中，负载电极可设置在半导体芯片的一个主表面之上。例如，功率MOSFET的源电极、栅极电极和漏电极可设置在功率MOSFET的一个主面之上。横向功率半导体芯片的另一示例可以是HEMT(高电子迀移晶体管)，其可由化合物半导体材料来制造。
[0042]本文所描述的装置可包括一个或多个功率半导体芯片。例如，功率半导体芯片可被构造成二极管、功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、JFET (结栅场效应晶体管)、HEMT (高电子迀移率晶体管)、超结器件、功率双极晶体管等。
[0043]本文所描述的装置可包括一个或多个逻辑半导体芯片。逻辑半导体芯片可包括逻辑集成电路、控制集成电路、驱动器集成电路中的至少一个。逻辑半导体芯片(或逻辑集成电路)可被构造成用于控制和/或驱动装置的电子部件。在这方面，术语〃逻辑半导体芯片〃、〃控制半导体芯片〃、〃驱动器半导体芯片〃在本文中可同义地使用。例如，逻辑半导体芯片可被构造成用于控制和/或驱动一个或多个功率半导体芯片的集成电路。
[0044]驱动电路可被构造成用于驱动装置的一个或多个电子部件，例如功率晶体管。被驱动的部件可以是电压驱动式或电流驱动式。例如，功率M0SFET、IGBT等可以是电压驱动式开关，因为它们的绝缘栅可尤其表现成类似于电容器。相反地，开关、比如三端双向可控硅开关(triac)(用于交流的三极管)、闸流晶体管、双极晶体管、PN二极管等可以是电流驱动式。在一个示例中，驱动包括栅极电极的部件可通过栅极驱动电路来实施。驱动过程可包括将不同的电压施加至栅极电极，例如成接通和关断换接信号(switching wave)形式。在另一示例中，驱动电路可用于驱动直接被驱动式电路。控制电路可被构造成用于控制驱动装置的部件的一个或多个驱动器。在一个示例中，控制电路可同时地控制多个直接被驱动式电路的驱动器。例如，包括两个直接被驱动式电路的半桥式电路因而可由控制器来控制。控制器例如可包括微控制器。
[0045]本文所描述的装置的半导体芯片可包括一个或多个电接触部。电接触部可具有接触电极(或接触垫或接触端子)的形式，其使得能够从半导体芯片外侧与被包括在半导体芯片中的内部电子结构和集成电路进行电接触。这种接触电极特别地可位于半导体芯片的周边处，且因此代表半导体芯片的外电极。在这方面，接触电极可区别于可以是半导体芯片的内部电子结构或内部电路的一部分的电接触部。更准确地说，外电极可布置在半导体芯片的有源区之上和/或内部电路之上和/或内部再分配结构之上。
[0046]接触电极可包括一个或多个金属层，所述一个或多个金属层可施加于半导体芯片的半导体材料。金属层的几何形状和材料组成可取决于相应的半导体芯片的类型。金属层例如可具有覆盖一区域的层的形式。金属层尤其可由金属和金属合金中的至少一个来制造。通常，任何期望的金属或金属合金(例如，铝、钛、金、银、铜、钯、铂、镍、铬、钒、钨、钼等)都可用作材料。金属层不必是均质的或仅由一种材料制造，而是被包括在金属层中的材料也可以有各种组成和含量。例如，接触电极可形成为包括多个层的层叠结构，所述多个层可由不同的材料来制造。根据所考虑的电极类型，更特定的材料可用于制造接触电极。特定电极类型的示例在下文中阐述。
[0047]本文所描述的装置的半导体芯片可包括可以是类似的或不同类型的多个接触电极。尤其地，半导体芯片可包括一个或多个接触电极，所述一个或多个接触电极可被构造成基于线夹结合技术电联接至接触线夹。这种接触电极可包括接触层(或层叠结构)，所述接触层包括铜和镍中的至少一种。在此，铜和/或镍在接触层中的百分比可以是至少40%，或至少50%，或至少60%，或至少70%，或至少80%，或至少90%。接触层可以是布置在接触电极的外周边上的最终层。也就是说，接触层可不被周边表面上的其他层覆盖，且因此可被构造成用于与接触线夹或提供接触电极与接触线夹之间的联接的材料(例如焊接材料)进行直接接触。例如，接触层可由铜、镍、镍-银、络-镍-银中的至少一个制成或可包括铜、镍、镍-银、铬-镍-银中的至少一个。接触层的厚度可处于大约I微米至大约5微米的范围内。接触层可基于溅镀、化学气相沉积(CVD)和物理气相沉积(PVD)中的至少一个来制造。由于接触电极与接触线夹之间的接触可通过焊接材料或焊接结合部来建立，因此接触电极可特别地包括可焊接的接触层。
[0048]本文所描述的装置的半导体芯片可包括一个或多个接触电极，所述一个或多个接触电极可被构造成基于导线结合技术电联接至导线。这种接触电极可包括接触层(或层叠结构)，所述接触层包括铝和铝铜中的至少一个。接触层可以是布置在接触电极的外周边上的最终层，即接触层可不被周边表面上的其他层覆盖，且可被构造成用于与导线或提供接触电极与导线之间的联接的材料进行直接接触。
[0049]本文所描述的装置的接触电极可以可选地包括最终层，所述最终层可布置在接触电极的外周边处。这种可选的层因此可附加地布置在以上所描述的层之上。可选的最终层可包括金、银、钯、铂中的至少一个，且厚度可处于大约100纳米至大约500纳米的范围内。可选的最终层可用于任何所讨论的情况中，即用于被构造成用于线夹结合技术的接触电极以及用于被构造成用于导线结合技术的接触电极。
[0050]本文所描述的装置可包括载体，装置的一个或多个部件可以布置在该载体上。通常，载体可由金属、金属合金、电介质、塑料、陶瓷等中的至少一个来制造。载体可具有均匀的结构，但是也可提供内部结构，比如具有电再分配功能的导电路径。例如，载体可包括裸片垫、引线框、包括一个或多个再分配层的陶瓷衬底等中的至少一种。
[0051]引线框可被结构化以便可形成裸片垫和引线。在制造过程中，裸片垫和引线可彼此连接。裸片垫和引线也可由单件制成。裸片垫和引线可通过连接器件彼此连接，其目的是在制造过程中使裸片垫和引线中的一些分离。在此，分离裸片垫和引线可通过机械锯、激光束、切割、冲压、铣削、蚀刻等中的至少一个来实施。在一个示例中，引线框可以是具有设置在不同的层级上的各种部分的多层级引线框。例如，引线框的不同的层级可通过在各种载体部分已经形成之前或之后以合适的方式弯曲引线框来实施。引线框的引线可从装置的包封材料伸出，以使得可建立装置的内部部件与外部部件之间的电连接。
[0052]尤其地，引线框可以是至少部分地导电的。例如，引线框可完全由金属和/或金属合金制造，尤其是由铜、铜合金、镍、铁镍、铝、铝合金、钢、不锈钢等中的至少一个来制造。弓丨线框材料可包括铁、硫、氮化铁等的迹线。引线框可镀有导电材料，例如铜、银、钯、金、镍、铁镍、镍磷等中的至少一个。在该情况下，引线框可称作预镀引线框。尽管引线框可以是导电的，但是，引线框的裸片垫的任意选择可彼此电绝缘。
[0053]本文所描述的装置可包括一个或多个导电元件，所述一个或多个导电元件被构造成提供装置的部件之间的电联接。例如，这种导电元件可提供一半导体芯片的接触电极与另一半导体芯片的接触电极之间的电连接或半导体芯片的接触电极与裸片垫或引线之间的电连接。导电元件可包括可由引线框材料形成的一个或多个接触线夹。尤其地，接触线夹可由金属和金属合金中的至少一个制造或可包括金属和金属合金中的至少一个，且于是可称为金属线夹。接触线夹可通过冲压、冲孔、压制、剪切、锯切、铣削等中的至少一个来制造。接触线夹与半导体芯片的接触电极之间的接触在一个示例中可通过扩散焊接过程来建立。一种用于基于线夹结合技术而提供接触线夹与接触电极之间的电连接的示例性过程结合图4A-4E来描述。在另一示例中，导电元件可包括一个或多个导线，尤其是结合导线或结合式导线。导线可包括金属和/或金属合金，尤其是金、铝、铜或它们的合金中的一个或多个。此外，导线可包括或可不包括涂层。导线的厚度可取决于流经导线的电流的强度。在一更特别的示例中，导线的厚度可小于75微米，例如导线的厚度为大约50微米至大约75微米，且可由招制成。
[0054]接触线夹可从和/或向电联接至接触线夹的半导体芯片提供一个或多个感测信号。这种感测信号可基于或可根据半导体芯片的物理参数(或物理量或物理量值)。因此，感测信号可代表或包括关于半导体芯片的、可通过测量来量化的物理特性的信息。在这方面，通过接触线夹提供的感测信号和相应的物理参数可不必符合于它们的物理单位。例如，感测信号可对应于测得的电压，但是可代表不同的物理量，例如电流或温度。
[0055]在一个示例中，接触线夹可提供感测信号，所述感测信号可基于或可代表半导体芯片的电势。感测信号例如可代表半导体芯片的接触电极的电势。在这方面，接触线夹可以可选地电联接至电压测量单元，所述电压测量单元被构造成用于测量所考虑的接触电极的电势。在另一示例中，接触线夹可提供感测信号，所述感测信号可基于半导体芯片的电流。感测信号例如可基于流经功率晶体管的源电极与功率晶体管的漏电极之间的电流。在这方面，提供感测信号的接触线夹可电联接至可用于测量电流的分流器。流经分流器的电流可引起电压降，所述电压降可与电流成比例且可被测量。在一个示例中，分流器可集成在所考虑的半导体芯片中。在另一示例中，接触线夹可提供感测信号，所述感测信号可基于半导体芯片的温度。在这方面，接触线夹可电联接至二极管。二极管的导电率可取决于它的温度，以使得电连接至二极管的接触线夹的暴露端部区段处的电压可也取决于二极管的温度。在一个示例中，二极管可集成在半导体芯片中。
[0056]通过接触线夹提供的感测信号可用于控制和监测半导体芯片的状态。出于该目的，感测信号例如可被提供至逻辑半导体芯片，所述逻辑半导体芯片可被构造成:能产生控制信号，且进一步将控制信号提供至实施半导体芯片的控制的相关部件。在一个示例中，功率晶体管的源电极的感测的电势可用于产生控制信号，所述控制信号可由栅极驱动器电路使用以便控制功率晶体管的栅极电极。尤其地，源电极处的测得的电势Us可用于校正电压Ug，所述电压Ug可能已经施加于栅极电极而未考虑感测信号。在一个示例中，可施加于栅极电极的校正值因此可具有Ug-Us的值。在另一示例中，对半导体芯片中的电流的感测可用于监测电流的时间演变。以这种方式，可避免电流的强度超过阈值。当测得的电流超过预定阈值时，装置的一个或多个部件的操作可以以合适的方式被调节，以便迫使电流强度低于阈值。在另一示例中，对半导体芯片中的温度的测量可用于监测温度的时间演变。于是，可避免温度超过阈值。当测得的温度超过预定阈值时，装置的一个或多个部件的操作可被调节(或延迟或停止)，以使得温度可降低成低于预定阈值。
[0057]本文所描述的装置可被封装或不被封装。半导体封装可以是包括包封材料的半导体装置，所述包封材料可至少部分地覆盖(或装嵌或包封)装置的一个或多个部件，例如半导体芯片、引线框、一个或多个引线等。包封材料可以是电绝缘的且可形成包封体。包封材料可包括环氧树脂、玻璃纤维填充的环氧树脂、玻璃纤维填充的聚合物、酰胺、填充或未填充的热塑性聚合物材料、填充或未填充的硬质塑料聚合物材料、填充或未填充的聚合物共混物、热固性材料、成型材料(moId compound)、顶部包封材料、层压材料等中的至少一个。各种技术(例如压缩成型、注射成型、粉末成型、液态成型、层压等中的至少一个)可用于使用包封材料来包封装置的部件。
[0058]图1-3示意性地示出了根据本公开的装置100-300的剖视侧视图。在图1-3的示例中，装置100-300以总体的方式示出，且可包括出于简单起见而未示出的其他部件。例如，装置100-300中的每个还可包括结合图5-7所描述的装置500-700的一个或多个部件。[0059 ]图1的装置100包括具有接触电极14的逻辑半导体芯片12。接触电极14被构造成基于线夹结合技术电联接至接触线夹(未示出)。用于在接触电极14与接触线夹之间提供电联接的示例性技术结合图4A-4E来描述。逻辑半导体芯片12可包括可选的其他接触电极(未示出)。根据它们的相应的用途，所述其他接触电极也可被构造成基于线夹结合技术电联接至接触线夹或它们可被构造成基于导线结合技术电联接至导线。
[0060]例如，逻辑半导体芯片12可以是可附加地包括一个或多个功率半导体芯片的多芯片装置的一部分，其中，功率半导体芯片可经由接触线夹彼此电联接。逻辑半导体芯片12可能需要电联接至功率半导体芯片中的一个或多个。其他(传统的)逻辑半导体芯片可类似于装置100的逻辑半导体芯片12，但是它们可能仅具有被构造成基于导线结合技术而电联接至导线的接触电极。因此，使用这些其他传统的逻辑半导体芯片的话，逻辑半导体芯片与功率半导体芯片之间所需的电连接可能仅可基于导线结合技术而经由导线来实现。与此相比，使用装置100的逻辑半导体芯片12的话，这些电连接就可通过接触线夹来提供。与传统的逻辑半导体芯片相比，装置100的逻辑半导体芯片12因此可提供以下技术效果。特定的技术效果既不是排他性的也不是限制性的。包括根据本公开的逻辑半导体芯片且利用所述技术效果的多芯片装置的示例例如结合图5和7来描述。
[0061 ]第一技术效果可以是:用于线夹结合功率半导体芯片的过程也可用于线夹结合逻辑半导体芯片。第二技术效果可以是:尚且可用于电联接功率半导体芯片的接触线夹可附加地用于电联接逻辑半导体芯片。例如，接触线夹的这种延伸功能可通过以下方式实现:将接触线夹的尺寸或表面区域增加成附加地覆盖逻辑半导体芯片的相应的接触电极。第三技术效果可以是:采用用于逻辑半导体芯片与功率半导体芯片中的一个或多个之间的电连接的接触线夹可产生接触线夹的增加的区域，从而可支持在远离装置的操作部件的方向上的热耗散，且因此支持装置的冷却。
[0062]图1所示的接触电极14的几何形式是示例性的。接触电极14的其他几何形式是可能的。尤其地，可能需要接触电极14的暴露表面来提供结合区域，所述结合区域大得足以用于导线结合技术的焊料分配作用。相反地，被构造用于导线结合技术的其他接触电极可不必提供这种所需要的线夹结合区域。形成逻辑半导体芯片12的周边的上层例如可包括钝化层，所述钝化层例如可由氮化物(例如氮化硅)和氧化物(例如二氧化硅)中的至少一个来制造。在一个示例中，接触电极14的层可施加至逻辑半导体芯片12的上层，其中，接触电极14的上表面和侧表面可以是暴露的。在另一示例中，接触电极14的侧表面可至少部分地被逻辑半导体芯片12的上层覆盖。在此，接触电极14的上表面甚至可与逻辑半导体芯片12的上层平齐。在另一示例中，附加的焊料停止层可布置在逻辑半导体芯片12的上层之上，其中，接触电极14可至少部分地从焊料停止层暴露。焊料停止层可被构造成用于防止焊接材料在线夹结合技术的焊接操作过程中不受控制地融化。例如，焊料停止层可包括光阻材料、酰胺、环氧树脂、脲醛(duroplast)、娃酮、氮化娃等中的至少一个。
[0063 ]图2的装置200包括具有接触电极14的逻辑半导体芯片12。接触电极14包括接触层16，其中，接触层16包括铜和镍中的至少一种。尤其地，接触电极14可被构造成基于线夹结合技术而电联接至接触线夹。用于提供接触电极14与接触线夹之间的电联接的一个示例性技术结合图4A-4E来描述。接触电极14可提供结合图1所描述的类似技术效果。
[0064]在一个示例中，接触层16可形成整个接触电极14。在其他示例中，接触电极14可包括附加的层，且因此可对应于层叠结构。在此，接触层16尤其可代表具有暴露表面的最终层，以使得接触线夹或连接接触层16与接触线夹的材料可直接施加至接触层16的暴露表面。接触层16的暴露表面可包括接触电极14的顶表面和侧表面中的一个或多个中的至少一个。例如，接触层16的厚度可处于大约I微米至大约5微米的范围内。接触层16可基于溅镀、化学气相沉积、物理气相沉积中的至少一种来制造。
[0065]图3的装置300包括逻辑半导体芯片12和功率半导体芯片18。装置300还包括接触线夹20，所述接触线夹20电联接逻辑半导体芯片12和功率半导体芯片18，尤其是半导体芯片的接触电极。例如，装置300的逻辑半导体芯片12可类似于装置100和200的逻辑半导体芯片12中的一个。可看作是装置300的更详细的实施方式的多芯片装置例如结合图5和7来描述。
[0066]图4A-4E示意性地示出了可应用于根据本公开的装置的一个示例性线夹结合技术。所描述的方法定性地示出了半导体芯片的接触电极与引线之间的经由接触线夹的电联接的示例性制造。类似的线夹连接也可建立在其他部件之间，例如在不同的半导体芯片的接触电极之间、尤其是在逻辑半导体芯片与功率半导体芯片之间。所描述的方法可至少部分地用于提供接触线夹与根据本公开的逻辑半导体芯片的接触电极之间的电连接。
[0067]图4A中，可提供载体。例如，载体可以是包括裸片垫22和一个或多个引线24的引线框。裸片垫22可包括用于安装部件的至少一个大致平面表面26。引线24中的至少一些可电联接至裸片垫22。
[0068]图4B中，第一材料层28可沉积在裸片垫22的平面表面26之上。例如，第一材料层28可以是导电的接合材料，所述导电的接合材料可包括焊料、软钎料、扩散焊料、钎焊膏、纳米膏、粘合剂、导电粘合剂中的至少一个。尤其地，能够形成焊接结合部的任何焊接材料都可用作材料。例如，焊接材料可包括Sn、SnAg、SnAu、In、InAg、InAu中的至少一个。
[0069]图4C中，半导体芯片30可布置在裸片垫22之上。例如，半导体芯片30可以是根据本公开的逻辑半导体芯片。半导体芯片30可包括朝向裸片垫22的第一接触电极(未示出)和背向裸片垫22的第二接触电极32。半导体芯片30可包括出于简单起见而未示出的其他接触电极。半导体芯片30可焊接附接至裸片垫22，其中，第一接触电极可经由第一焊接材料28电联接并附接至裸片垫22。
[0070]图4D中，第二材料层34可沉积在该布置结构的部分之上。尤其地，第二材料层34可以是与结合图4B所描述的第一焊接材料28类似的第二导电接合材料。第二焊接材料34可沉积在半导体芯片30的第二接触电极32之上以及可选的其他接触电极之上。尤其地，第二焊接材料34可沉积在待随后电连接至接触线夹的接触电极之上。第二焊接材料34也可沉积在引线24中的一个或多个之上。
[0071]图4E中，接触线夹36可布置在半导体芯片30之上，以使得第二焊接材料34的至少一部分可布置在第二接触电极32与接触线夹36的接触区域之间。另外，接触线夹36可布置在引线24之上，以使得第二焊接材料34可布置在接触线夹36的一个或多个接触区域与之上布置有第二焊接材料34的引线24之间。接触线夹36的接触区域尤其可包括大致平面表面。
[0072]在进一步操作中，第二焊接材料34可被加热至温度T，以便使接触线夹36牢固地附接至半导体芯片30的第二接触电极32和附接至引线24。在同一加热过程期间，半导体芯片30可通过第一焊接材料28牢固地附接至裸片垫22。例如，加热焊接材料可通过将图4E的布置结构置于熔炉(未示出)中来完成。通过熔炉施加至焊接材料的最高温度例如可处于大约250°C至大约350°C的范围内，更特别地处于大约270°C至大约320°C的范围内。在一个示例中，加热时间可处于大约30秒至大约300秒的范围内，更特别地处于大约60秒至大约120秒的范围内。
[0073]在加热操作期间，焊接材料可转化成焊接结合层，尤其是扩散焊接结合层。焊接材料可在焊接材料的熔化温度下开始熔化。焊接材料可暴露于温度T，所述温度T可高于熔化温度。在此，金属间相可通过扩散形成在焊接材料中。加热操作之后，焊接材料可完全转化成金属间相。所产生的焊接结合层因此可由金属间相制成。例如，焊接结合层的厚度可小于大约1微米。
[0074]图5示意性地示出了根据本公开的装置500的顶视图。装置500可看作是装置100-300的更详细的实施方式，从而以下所描述的装置500的细节可同样地适用于装置100-300。尤其地，装置500可被构造成:作为与图8的半桥电路800类似的半桥电路来操作。因此，下文所阐述的装置500的部件尤其可形成类似于图8的电路，且可相应地互连。为了易于解释和描述，某些装置部件未示出。例如，图5没有示出可选的包封材料或可选的输入电容器CIN(见图8)。
[0075]装置500可包括可由引线框形成的载体，所述引线框可包括第一裸片垫40、第二裸片垫42和布置在引线框的周边处的多个引线(见PGND、GL、VCC、PHASE等)。装置500还可包括第一功率半导体芯片44、第二功率半导体芯片46和逻辑半导体芯片48。另外，装置500可包括由点划线表示的接触线夹50和提供装置500的部件之间的电连接的多个导线。
[0076]第一功率半导体芯片44可以是第一功率晶体管，所述第一功率晶体管可布置在第一裸片垫40之上。尤其地，第一功率晶体管44可操作为图8的装置800的高侧开关HS。第一功率晶体管44可包括漏电极(未示出)，所述漏电极布置在第一功率晶体管44的朝向第一裸片垫40的主表面之上。漏电极可电联接至引线框的一个或多个引线(见VIN)。第一功率晶体管44还可包括布置在第一功率晶体管44的背向第一裸片垫40的主表面之上的栅极电极46、源电极52和可选的一个或多个其他接触电极54。栅极电极46可基于导线结合技术通过导线电联接至逻辑半导体芯片48的接触电极60。源电极52可基于线夹结合技术电联接至接触线夹50。所述可选的一个或多个其他接触电极54可根据它们的相应的功能基于导线结合技术经由一个或多个导线而联接至引线框的一个或多个引线。在图5的示例中，另一接触电极54可经由导线68电联接至引线(见PHASE)。
[0077]第二功率半导体芯片56可以是第二功率晶体管，所述第二功率晶体管可布置在第二裸片垫42之上。尤其地，第二功率半导体芯片56可操作为图8的装置800的低侧开关LS。第二功率晶体管56可包括布置在第二功率晶体管56的朝向第二裸片垫42的主表面之上的栅极电极(未示出)和源电极(未示出)。栅极电极可电联接至引线框的一个或多个引线(见GL)，且源电极可电联接至引线框的一个或多个引线(见PGND)。第二功率晶体管56还可包括漏电极58，所述漏电极58布置在背向第二裸片垫42的主表面之上。漏电极58可基于线夹结合技术而电联接至接触线夹50。另外，漏电极58可经由接触线夹50电联接至引线框的一个或多个引线(见VSW)。
[0078]逻辑半导体芯片48可布置在第一裸片垫40和第二裸片垫42中的一个之上或可选的另一裸片垫(未示出)之上。逻辑半导体芯片48可被构造成用于控制和/或驱动第一功率晶体管44和第二功率晶体管56中的至少一个。尤其地，逻辑半导体芯片48可包括驱动器电路，所述驱动器电路被构造成用于驱动图8的半桥电路800的高侧开关HS和低侧开关LS。逻辑半导体芯片48可包括多个接触电极，所述多个接触电极可布置在逻辑半导体芯片48的背向支撑该芯片的裸片垫的主表面之上。在一个示例中，逻辑半导体芯片48可以是横向类型的，从而所有接触电极都可布置在逻辑半导体芯片48的一个主表面上。
[0079]逻辑半导体芯片48可包括第一接触电极60，所述第一接触电极60可基于导线结合技术经由导线电联接至第一功率晶体管44的栅极电极46。逻辑半导体芯片48还可包括第二接触电极62，所述第二接触电极62可基于线夹结合技术电联接至接触线夹50。另外，逻辑半导体芯片48可包括各种(信号和功率)输入和输出接触电极，以用于控制与图8的半桥电路800类似的装置500的操作。这些各种接触电极可基于导线结合技术例如经由导线而电联接至引线框的一个或多个引线(见例如PHASE、GL、BOOT、LGND、VCC、PffM、EN、GL)。
[0080]逻辑半导体芯片48的第二接触电极62可类似于图1-3的装置100-300的接触电极14中的一个。例如，第二接触电极62可被构造成用于经由接触线夹50接收来自第一功率晶体管44的感测信号。感测信号可基于第一功率晶体管44的物理参数，且可代表关于第一功率晶体管44的、可通过测量来量化的物理特性的信息。通常，物理参数可包括第一功率晶体管44的电势、第一功率晶体管44的电流和第一功率晶体管44的温度中的至少一个。
[0081]在图5的示例中，接触线夹50可被构造成将感测信号提供至第二接触电极62，所述感测信号可代表第一功率晶体管44的源电极52的电势。在图5的示例中，接触线夹50可连续地形成为单件。由于接触线夹50可以是导电的，因此，第一功率晶体管44的源电极52、第二功率晶体管56的漏电极58和逻辑半导体芯片48的第二接触电极62可电联接起来且具有相同的电势。
[0082]在其他示例中，接触线夹50也可由多件构成。关于装置500，接触线夹50的第一件例如可提供半桥电路的操作所需的电联接，例如在第一功率晶体管44的源电极52与第二功率晶体管56的漏电极58之间的电联接。另外，接触线夹50的第二件可与第一件电绝缘，且可提供从第一功率晶体管44和第二功率晶体管56中的至少一个到逻辑半导体芯片48的感测信号。在此，感测信号也可不同于代表源电极52的电势的感测信号，且例如可基于功率晶体管中的一个的电流或温度。
[0083]通过接触线夹50提供的感测信号可用于控制和监测例如第一功率晶体管44的状态。出于该目的，逻辑半导体芯片48可被构造成:用于产生控制信号并将控制信号提供至实施第一功率晶体管44的控制的相关部件。例如，第一功率晶体管44的源电极52的感测的电势可用于产生一控制信号，该控制信号可被栅极驱动器电路使用以控制第一功率晶体管44的栅极电极46。栅极驱动器电路可被包括在逻辑半导体芯片48中。控制信号例如可从逻辑半导体芯片48的接触电极60经由互连的导线传送至第一功率晶体管44的栅极电极46。尤其地，第一功率晶体管44的源电极52处的测得的电势Us可用于校正电压UG，所述电压Ug可能被施加至第一功率晶体管44的栅极电极46而未考虑感测信号。在一个示例中，用于控制目的的、可施加至第一功率晶体管44的栅极电极46的校正值因此可具有Ug-Us的值。
[0084]图6示意性地示出了装置600的顶视图。装置500和600可代表类似的电路。结合图5所作的论述因此也可适用于图6。尤其地，装置600也可被构造成:作为与图8的半桥电路800类似的半桥电路来操作。
[0085]装置600可包括第一功率晶体管44、第二功率晶体管56和逻辑半导体芯片48。装置600的第二功率晶体管56和逻辑半导体芯片48可类似于装置500的相应的部件。与装置500相比，装置600的第一功率晶体管44可包括另一接触电极64，所述另一接触电极64可布置在第一功率晶体管44的背向第一裸片垫40的主表面之上。尤其地，所述另一接触电极64可被构造成用于提供基于第一功率晶体管44的物理参数的感测信号。所述另一接触电极64可基于导线结合技术经由导线66电联接至逻辑半导体芯片48的第二接触电极62。
[0086]在一个示例中，所述另一接触电极64可被构造成用于提供感测信号，该感测信号可表示第一功率晶体管44的源电极52的电势。也就是说，图6中第一功率晶体管44的所述另一接触电极64与逻辑半导体芯片48的第二接触电极62之间的经由导线66的电联接可对应于图5中第一功率晶体管44的源电极52与逻辑半导体芯片48的第二接触电极62之间的经由接触线夹52的电联接。与图5相比，装置600的接触线夹50的设计因此可被修改成:使得接触线夹50不电联接至逻辑半导体芯片48的第二接触电极62。例如，修改接触线夹50的形状可对应于减小接触线夹50的表面区域，以使得逻辑半导体芯片48的第二接触电极62不被接触线夹50覆盖，而是可电联接至导线66。
[0087]与图6的装置600相比，图5的装置500可提供与结合图1的装置100所讨论的技术效果类似的如下技术效果。首先，根据图5，用于提供第一功率晶体管44的源电极52与第二功率晶体管56的漏电极58之间的电联接的线夹结合过程可附加地用来建立用于提供从第一功率晶体管44的源电极52到逻辑半导体芯片48的第二接触电极62的感测信号的电联接。因此可避免如图6所需的附加的导线结合过程(见导线66)。其次，图5中，已用于特定的电连接的接触线夹50可附加地用于形成第二接触电极62与源电极52之间的电联接。因此，不需要如图6那样的附加的联接元件(见导线66)。再次，如图5所示，通过提供接触电极62与源电极52之间的附加的电联接，可增大接触线夹50的表面区域，从而可提高期望的热耗散。
[0088]图7示意性地示出了根据本公开的装置700的顶视图。装置500和700可代表类似的电路。结合图5所作的论述因此也可适用于图7。尤其地，装置700可被构造成:作为与图8的半桥电路800类似的半桥电路来操作。图5中，第一功率晶体管44的接触电极54可经由导线68电联接至引线框的引线(见PHASE)。与图5相比，装置700的接触线夹50的表面区域可增大，以使得接触线夹50可提供第一功率晶体管44的接触电极54与引线(见PHASE)之间的电联接。也就是说，使用图7的接触线夹50的话，可避免图5的导线68和相应的导线结合过程。对于导电的接触线夹50的情况，引线(见PHASE)和接触电极54和源电极52可具有类似的电势。在一个示例中，引线(见PHASE)可电联接至外部控制器，且可用于将相信号传送至外部控制器。
[0089]图8示出了半桥电路800的示意图。半桥电路800可包括串联连接的且布置在节点NI和N2之间的开关HS和LS。该开关可以是高侧开关HS和低侧开关LS。在图8的示例中，开关HS和LS可以是分别具有栅极电极G、漏电极D和源电极S的M0SFET。另外，半桥电路800可包括输入电容器CIN，所述输入电容器CIN可联接在半桥电路800的正输入部VIN和负输入部PGND之间。通常，形成半桥电路800的半导体芯片的类型和数量可取决于所考虑的装置被设计用于的特定应用场合。
[0090]高侧开关HS的漏端子D可电连接至半桥电路800的正输入部VIN。高侧开关HS的源端子S可电连接至低侧开关LS的漏端子D，以形成半桥电路800的输出部SW。低侧开关LS的源端子S可电连接至负输入部PGND。晶体管栅极G可用作控制信号输入部IN1、IN2。在另一示例中，MOSFET可替换为IGBT，其中，IGBT的集极连接可对应于MOSFET的漏极连接，IGBT的发射极连接可对应于MOSFET的源极连接。
[0091]半桥电路800还可包括具有各种(信号和功率)输入部和输出部的逻辑半导体芯片(未示出)，以用于控制半桥电路800的操作。尤其地，逻辑半导体芯片可包括驱动器电路，所述驱动器电路被构造成用于例如经由输入部IN1、IN2来驱动高侧开关HS和低侧开关LS的栅极G。
[0092]恒定电势可施加至节点NI和N2。例如，高电势VIN(比如10、12、18、50、110、230、500或1000V或者任何其他电势)可施加至节点NI，且低电势PGND(例如0V)可施加至节点N2。开关HS和LS可在IkHz-1OOMHz范围内的频率下开关，但是开关频率也可在该范围之外。这意味着，在半桥的操作过程中，变化的电势可施加至设置在开关HS和LS之间的节点SW。节点SW的电势可在所述低电势至所述高电势的范围内变化。
[0093]半桥式电路800例如可实施在电子电路中，以用于转换DC电压，S卩DC-DC转换器。DC-DC转换器可用于将由例如电池提供的DC输入电压转换成与下游所连接的电子电路的需求相匹配的DC输出电压。DC-DC转换器可实施成降压转换器，在所述降压转换器中，输出电压低于输入电压，或实施成升压转换器，在所述升压转换器中，输出电压高于输入电压。几MHz或更高的频率可施加至DC-DC转换器。此外，达100A或甚至更大的电流可流经DC-DC转换器。
[0094]尽管已经针对多个实施方式中的仅一个来公开了本公开的特定特征或实施例，但是，这种特征或实施例可与其他实施方式的一个或多个其他特征或实施例相组合，这对于任何给定的或特定的应用场合是期望的或有优势的。此外，即便术语“包括”、“具有”、“含有”或其其他变型被用于说明书或权利要求中，这些术语也意图以类似于术语“包括”的方式来体现包括性。并且，术语“示例性”仅意味着作为示例，而不是最佳的或最优的。还应当理解，出于简单和易于理解的目的，在此所描述的特征和/或元件以相对于彼此特定的大小被示出，且实际大小与在此所示出的相比可不同。
[0095]尽管在此已经示出了和描述了特定的实施例，但本领域的技术人员应该理解，在不脱离本公开的范围的情况下也可为所述特定的实施例使用各种替代和/或等同实施方式。本申请意图涵盖在此讨论的特定实施例的任何调整或变型。因此，本公开应仅由权利要求书及其等同方案限制。
【主权项】
1.一种装置，包括: 逻辑半导体芯片，其包括第一接触电极，其中，第一接触电极被构造成基于线夹结合技术电联接至接触线夹。2.根据权利要求1所述的装置，其特征在于，第一接触电极包括第一接触层，其中，第一接触层包括铜和镍中的至少一种。3.根据权利要求2所述的装置，其特征在于，第一接触层的厚度处于I微米至5微米的范围内。4.根据权利要求2或3所述的装置，其特征在于，第一接触层基于溅镀、化学气相沉积、物理气相沉积中的至少一种来制造。5.根据前述权利要求中任一项所述的装置，其特征在于，逻辑半导体芯片包括第二接触电极，所述第二接触电极被构造成基于导线结合技术电联接至导线。6.根据权利要求5所述的装置，其特征在于，第二接触电极包括第二接触层，其中，第二接触层包括铝。7.根据前述权利要求中任一项所述的装置，其特征在于，逻辑半导体芯片包括逻辑集成电路、控制集成电路、驱动器集成电路中的至少一个。8.根据前述权利要求中任一项所述的装置，其特征在于，该装置还包括: 电联接至第一接触电极的接触线夹。9.根据权利要求8所述的装置，其特征在于，该装置还包括: 布置在接触线夹与第一接触电极之间的焊接材料。10.根据权利要求8或9所述的装置，其特征在于，该装置还包括: 第一功率半导体芯片，其中，逻辑半导体芯片和第一功率半导体芯片通过接触线夹电联接。11.根据权利要求10所述的装置，其特征在于，第一功率半导体芯片包括功率晶体管，且逻辑半导体芯片包括栅极驱动器，所述栅极驱动器被构造成用于驱动功率晶体管的栅极。12.根据权利要求10或11所述的装置，其特征在于，接触线夹被构造成用于提供从第一功率半导体芯片到逻辑半导体芯片的感测信号，其中，所述感测信号基于第一功率半导体芯片的物理参数。13.根据权利要求12所述的装置，其特征在于，所述物理参数包括第一功率半导体芯片的电势、第一功率半导体芯片的电流、第一功率半导体芯片的温度中的至少一个。14.根据权利要求12或13所述的装置，其特征在于，逻辑半导体芯片被构造成用于产生基于所述感测信号的控制信号，其中，所述控制信号被构造成用于控制第一功率半导体芯片。15.根据权利要求10-14中任一项所述的装置，其特征在于，该装置还包括: 第二功率半导体芯片，其中，第一功率半导体芯片和第二功率半导体芯片通过接触线夹电联接。16.根据权利要求15所述的装置，其特征在于，第一功率半导体芯片和第二功率半导体芯片包括半桥电路的低侧开关和半桥电路的高侧开关。17.—种装置，包括: 逻辑半导体芯片，其包括接触电极，其中，所述接触电极包括接触层，其中，所述接触层包括铜和镍中的至少一种。18.根据权利要求17所述的装置，其特征在于，所述接触电极位于逻辑半导体芯片的周边处，且被构造成用于提供从逻辑半导体芯片的外侧到逻辑半导体芯片的内部电子结构的电联接。19.根据权利要求17或18所述的装置，其特征在于，该装置还包括: 布置在接触电极之上的焊料停止层，其中，所述接触电极至少部分地从所述焊料停止层暴露。20.根据权利要求17-19中任一项所述的装置，其特征在于，所述逻辑半导体芯片是横向半导体芯片。21.—种装置，包括: 逻辑半导体芯片； 功率半导体芯片;和 接触线夹，其将逻辑半导体芯片和功率半导体芯片电联接。22.根据权利要求21所述的装置，其特征在于，所述接触线夹被构造成用于提供从功率半导体芯片到逻辑半导体芯片的感测信号，其中，所述感测信号基于功率半导体芯片的物理参数。23.根据权利要求22所述的装置，其特征在于，所述逻辑半导体芯片被构造成用于产生基于所述感测信号的控制信号，其中，所述控制信号被构造成用于控制所述功率半导体芯片。
【文档编号】H01L23/50GK106067458SQ201610250460
【公开日】2016年11月2日
【申请日】2016年4月21日 公开号201610250460.9, CN 106067458 A, CN 106067458A, CN 201610250460, CN-A-106067458, CN106067458 A, CN106067458A, CN201610250460, CN201610250460.9
【发明人】J·霍格劳尔, R·奥特伦巴, A·舒博茨基
【申请人】英飞凌科技奥地利有限公司