专利名称：电压驱动型半导体元件的驱动电路和逆变器装置的制作方法
技术领域：
本发明涉及使用于功率变换器的电压驱动型半导体元件的驱动电路
和逆变器(inverter)装置。
背景技术：
功率MOSFET (Metal Oxide Semiconductor Field Effect Transistor)和 IGBT (Insulated Gate Bipolar Transistor)等电压驱动型半导体元件同晶闸 管(thyristor)等电流驱动型半导体元件相比，具有驱动电路为小型且 低损耗等多个优点。图10是采用了功率MOSFET作为电压驱动型半导体 元件的单相逆变器的构成图。
在图10的构成图中，设置有功率MOSFET (M1 M4)、在该功率 MOSFET内部安装的二极管(D1 D4)、电源电压Vin，作为负载的电感 器电感器14。在功率MOSFET上连接驱动电路G1 G4，驱动电路G1 G4
的详细情况在图11中表示。
驱动电路l由直流电源电压Vdd、逻辑电路、p型沟道沟道MOSFET (PM1 PM3、 n型沟道MOSFET (NM1 NM3)构成。由于功率MOSFET (Ml)的栅极栅极容量大，由作为缓沖的CM0SFET(PM1 PM3，NM1 NM3) 放大P丽信号，来驱动功率MOSFET (Ml)的栅极。在逻辑电路中包含 有在直流电源电压Vdd的电压降低的情况下停止的功能；防止上下臂的 短路的功能；和根据过电压和过电流保护功率MOSFET (Ml)的功能等。 导通功率MOSFET (Ml)的情况下，驱动电路1的最后输出级的p 型沟道MOSFET (PM3)导通，截止n型沟道MOSFET (NM3)，功率 MOSFET (Ml)的栅极上升至电源电压Vdd。另一方面，截止MOSFET (Ml)的情况下，驱动电路l的最后输出级的p型沟道MOSFET (PM3) 截止，导通n型沟道MOSFET (NM3)，使得功率MOSFET (Ml)的栅 极降低至源电位。
专利文献1:日本特开2000-59189号公报 专利文献2:日本特开平8-14976号公报
然而，实际电路中如图12所示，由于存在通过组件和电路基板布线 的寄生电阻Rsl Rs3和寄生电感Lsl Ls3，因此在开关时功率MOSFET (Ml)的栅极电压偏离导通时的电源电压Vdd或者截止时的源电压。
在功率MOSFET (Ml)截止的状态下，如果漏极电压上升，则通过 栅极和漏极间的电容Cgd，对栅极和源极间的容量Cgs充电，栅极电压上 升，如果其超过阈值，则功率MOSFET (Ml)发生误点弧。由于如果寄 生电阻Rsl Rs3和寄生电感Lsl Ls3足够小，那么栅极电压的变动小，因 此误点弧被阻止。另外，即使M1的漏极电压上升缓慢，由于栅极电压的 变动小，因此误点弧被阻止。
其次，采用图13和图14，对在逆变器工作中发生误点弧的机械装置 进行说明。图13中Ml、 M2、 M3截止，M4导通，电流经D2、电感器 14、 M4的路线回流(模式l的状态)。图14中M1导通，电流经M1、电 感器14、 M4流动(模式2)，在电感器14上施加直流电源电压Vin。如果 Ml导通，则M2的漏极就上升至电源电压Vin，但由于电路的寄生电感， 因此M2的漏极过渡性地上升至电源电压Vin以上。此时，M2的栅极电 压通过栅极和漏极间的电容Cgd上升，如果其超过阈值，M2就发生误点 弧，使得贯通电流在Ml和M2中流动。
图15表示在图14的电路中Ml和M2的栅极和源极间的电压Vgs、 漏极和源极间的电压Vds、漏极电流Id。这里，内置二极管D2的电流包 括在M2的漏极电流Id中。模式l (图13)的情况下，M1和M2的栅极 电压Vgs为零，电流在二极管D2中流动。如果M1导通(模式2)，则虽 然二极管D2中流动的电流降低，M2的漏极电压Vds上升，但是这时可 以看到M2的栅极电压Vgs的上升15。
为了抑制上述那样的栅极电压的上升，现有技术中提出采用负电压电 源，在功率MOSFET截止时对栅极施加负电压的方法(例如，专利文献1 )。 但是，采用负电压的电源，存在逆变器驱动电路的成本和大小增加的问题。
另一方面，提出了不采用负电压电源，在截止时对栅极施加负电压的 方法(例如，专利文献2)，但由于采用这种方法，在导通时施加的栅极电压比驱动电路的电源电压低，因此存在导通电阻增加而导通损耗增加的问 题。
发明内容
本发明为了解决上述现有技术的问题而提出的，其目的在于提供一种 只采用正电压电源，不增加导通损耗，防止误点弧的电压驱动型半导体元 件的驱动电路和逆变器装置。
为了达到上述目的，本发明的电压驱动型半导体元{牛的驱动电路，为 功率变换器的电压驱动型半导体元件和驱动该电压驱动型半导体元件的 电压驱动型半导体元件的驱动电路，其特征在于，具备第1开关，其与 直流电源的正极侧连接；第2开关，其与上述第l开关的另一端子连接， 并且与上述直流电源的负极侧连接；第3开关，其与上述直流电源的正极 侧连接；第4开关，其与上述第3开关的另一端子连接；第5开关，其与 上述第4开关的另一端子连接，并且与上述直流电源的负极侧连接；和电 容器，其与上述第1开关的另一端子和上述第4开关的另一端子连接，上 述电压驱动型半导体元件的栅极与上述第3开关的另一端子连接，上述电 压驱动型半导体元件的源极与上述直流电源的负极侧连接。
并且，为了达到上述目的，本发明的电压驱动型半导体元件的驱动电 路具有如下特征，上述第1、第3和第5开关采用相同的定时接通，上述 第2、第4开关采用与上述第1、第3和第5开关互补的定时接通。
如以上所述，通过本发明，由于只采用正电压电源能将处于断开状态 的电压驱动型半导体元件的栅极保持为负电位，所以能够不增加驱动电路 的成本、大小、损耗而实现防止电压驱动型半导体元^^的误点弧。
图1是本发明第1实施例的构成图。
图2是本发明第1实施例的时序图。
图3是本发明第1实施例的接通时的构成图。
图4是本发明第1实施例的断开时的构成图。
图5是本发明第2实施例的构成图。
图6是本发明第2实施例的接通时的构成图。
图7是本发明第2实施例的断开时的构成图。
图8是本发明第3实施例的接通时的构成图。
图9是3层逆变器的构成图。
图IO是单相逆变器的构成图。
图11是现有驱动电路的构成图。
图12是考虑寄生元件的驱动电路的构成图。
图13是单相逆变器的回流模式的构成图。
图14是单相逆变器的电压施加模式的构成图。
图15是单相逆变器的电压和电流波形。
符号说明
1， 10， 11， 12， 13 —驱动电路 2 —逻辑反相器(inverter)
14 一电感器
15 —误点弧时的栅极电压上升
21 —微型计算机
22 —驱动器IC
23 —开关部分 24—电动机
Vin, Vdd—电源电压
Ml， M2， M3， M4， MU1， MU2， MV1， MV2， MW1， MW2 —功率M0SFET
Dl， D2， D3， D4， DU1， DU2， DV1， DV2， DW1， DW2 — 二极管
PM1， PM2， PM3 —p型沟道MOSFET
NM1，丽2，丽3—n型沟道MOSFET
Vd—漏极电位
Vs—源极电位
Rsl， Rs2， Rs3 —寄生电阻
Lsl， Ls2， Ls3 —寄生电感
Cgd —栅极-漏极间电容
Cgs —栅极-源极间电容
SW1， SW2， SW3， SW4 —开关
Cin， C0—电容器
PJF1， PJF2—p型JFET
NJF1， NJF2， NJF3i型JFET
DbU， DbV， DbW—自举二极管
CbU， CbV， CbW—自举电容器
RU1， RU2， RV1， RV2， RW1， RW2 —栅极电阻
具体实施例方式
以下，参照附图对本发明的实施例进行说明。
图1为表示本发明的第1实施例的图，表示记述功率MOSFET (Ml) 作为电压驱动型半导体元件的例子的图。由功率MOSFET (Ml)中内置 的二极管Dl、上述功率MOSFET (Ml)的驱动电路1、直流电源电压Vdd、 5个开关(SW1 SW5)、电容器Cin构成。第1开关SW1与上述直流电源 电压Vdd的正极侧连接，第2开关SW2与上述第1开关SW1的另一端子 和上述直流电源电压Vdd的负极侧连接，第3开关SW3与上述直流电源 电压Vdd的正极侧连接，第4开关SW4与上述第3开关SW3的另一端子 和第5开关SW5连接，上述第5开关SW5与上述第4开关SW4的另一 端子和上述直流电源电压Vdd的负极侧连接，电容器Cin与上述第1开关 SW1的另一端子和上述第4开关SW4的另一端子连接，上述功率MOSFET (Ml)的栅极与上述第3开关SW3的另一端子连接，上述功率MOSFET (Ml)的源极与上述直流电源电压Vdd的负极侧连接。
图2为表示上述5个开关(SW1 SW5)的接通、断开的定时的图， 第1开关SW1、第3开关SW3、第5开关SW5以相同的定时接通，第2 开关SW2、第4开关SW4以与上述SW1、上述SW3、上述SW5互补的 定时接通。
其次，采用图3和图4，对以图2的定时接通、断开开关(SW1 SW5) 时的功率MOSFET (Ml)的栅极上施加的电压进行说明。图3中在上述 功率MOSFET (Ml)导通的定时，第1开关SW1、第3开关SW3、第5 开关SW5接通，第2开关SW2、第4开关SW4断开。对上述功率MOSFET
(Ml)的栅极以上述直流电源电压Vdd、上述第3开关SW3的路径充电 至电源电压Vdd。另一方面，对电容器Cin以上述直流电源电压Vdd、上 述第1开关SW1 、上述第5开关SW5的路径，充电至正的电源电压(Vdd)。
图4中在上述功率MOSFET (Ml)截止的定时，第2开关SW2、第 4开关SW4接通，第1开关SWK第3开关SW3、第5开关SW5断开。 对上述功率M0SFET(M1)的栅极以上述第4开关SW4、上述电容器Cin、 上述第2开关SW2的路径，充电至负的电源电压(-Vdd)。
艮口，在上述功率MOSFET (Ml)为导通状态下，由于在栅极上施加 正的电源电压(Vdd)，因此导通电阻不增加，导通损耗不增加。另一方面， 在上述功率MOSFET (Ml)为截止状态下，由于在栅极上施加负的电源 电压(-Vdd)，因此在开关时可以抑制栅极电源上升至阈值以上，能够防 止上下臂的短路。
其次，对上述电容器Cin的电容的适当值进行说明。由于上述功率 MOSFET (Ml)截止时的负电源电压(-Vdd)由上述Cin供给，因此上述 Cin的电容需要比Ml的栅极电容足够大。例如，为了使得上述功率 MOSFET (Ml)截止时的栅极负电压的绝对值在电源电压Vdd的百分之 九十以上，上述Cin的电容需要为上述Ml的栅极电容的IO倍以上。
图5为表示本发明的第2实施例的图，驱动电路1由直流电源电压 Vdd、逻辑反相器2、 p型沟道MOSFET (PM1， PM2)、 n型沟道MOSFET (NM1 NM3)、 二极管D2、电容器Cin构成，PWM的逻辑信号输入到 逻辑反相器2的输入端子。
第1个p型沟道MOSFET (PM1)的源极端子与上述直流电源电压 Vdd的正极侧连接，第1个n型沟道MOSFET (NM1)的漏极端子与上述 PM1的漏极端子连接，源极端子与上述直流电源电压Vdd的负极侧连接， 第2个p型沟道MOSFET (PM2)的源极端子与上述直流电源电压Vdd 的正极侧连接，第2个n型沟道MOSFET (NM2)的漏极端子与上述PM2 的漏极端子连接，上述第2个n型沟道MOSFET (NM2)的源极端子与二 极管D2的阳极端子连接，第3个n型沟道MOSFET (NM3)的漏极端子 与上述二极管D2的阴极端子连接，上述第3个n型沟道MOSFET(NM3) 的源极端子与上述直流电源电压Vdd的负极侧连接，上述电容器Cin与上 述第1个p型沟道MOSFET (PM1)的漏极端子和上述第2个n型沟道 MOSFET (NM2)的源极端子连接，功率MOSFET (Ml)的栅极与上述 第2个p型沟道MOSFET (PM2)的漏极端子连接，上述功率MOSFET
(Ml)的源极端子与上述直流电源电压Vdd的负极侧连接，上述第3个 n型沟道MOSFET (NM3)的栅极端子与逻辑反相器2的输入端子连接， 第1个p型沟道MOSFET (PM1 )的栅极端子、第1个n型沟道MOSFET
(NM1)的栅极端子、第2个p型沟道MOSFET (PM2)的栅极端子、第 2个n型沟道MOSFET (NM2)的栅极端子与逻辑反相器2的输出端子连 接。
其次，使用图6和图7对图5的电路工作进行详细说明。图6是在功 率MOSFET (Ml)导通的情况下，向逻辑反相器2输入导通信号，第1 个p型沟道MOSFET (PM1)、第2个p型沟道MOSFET (PM2)、第3 个n型沟道MOSFET (NM3 )、 二极管D2导通，第1个n型沟道MOSFET (NMl)，、第2个n型沟道MOSFET (NM2)截止，上述功率MOSFET (Ml)的栅极和电容器Cin被充电为正电源电压(Vdd)。
图7是上述功率MOSFET (Ml)截止的情况下，向逻辑反相器2输 入截止信号，第1个n型沟道MOSFET(NMl )、第2个n型沟道MOSFET (NM2)导通，第1个p型沟道MOSFET(PMl )、第2个p型沟道MOSFET (PM2)、第3个n型沟道MOSFET (NM3)、 二极管D2截止，上述功率 MOSFET (Ml)的栅极被施加负电源电压(-Vdd)。
图7中，如果上述二极管D2不存在，则在第3个n型沟道MOSFET (NM3)的源极对漏极附加正电压的情况下，通过n型沟道MOSFET的 寄生二极管，电流在上述第3个n型沟道MOSFET (NM3)中流动。
图8为表示本发明第3实施例的图，驱动电路1由直流电源电压Vdd、 逻辑反相器2、 p型JFET (PJF1， PJF2)、 n型JFET (NJF1 匿3)、电容 器Cin构成，PWM的逻辑信号被输入到逻辑反相器2的输入端子。这里， JFET是Junction Field Effect Transistor,由于JFET没有MOSFET那样的 寄生二极管，因此通过设计元件构造，n型JFET的源极即使对漏极变成 正电压，也可以保持阻塞(blocking)特性，第2实施例中必需的二极管 D2变得不需要。
第1个P型JFET (PJF1)的源极端子与上述直流电源电压Vdd的正极 侧连接，第1个n型JFET (NJF1)的漏极端子与上述PJF1的漏极端子连 接，源极端子与上述直流电源电压Vdd的负极侧连接，第2个p型JFET (PJF2)的源极端子与上述直流电源电压Vdd的正极侧连接，第2个n型 JFET (NJF2)的漏极端子与上述PJF2的漏极端子连接，上述第2个n型 JFET (NJF2)的源极端子与第3个n型JFET (NJF3)的漏极端子连接， 上述NJF3的源极端子与上述直流电源电压Vdd的负极侧连接，电容器Cin 与上述PJF1的漏极端子和上述NJF2的源极端子连接，功率M0SFET(M1) 的栅极与上述第2个p型JFET(PJF2)的漏极端子连接，上述功率MOSFET (Ml)的源极端子与上述直流电源的负极侧连接，上述第3个n型JFET (NJF3)的栅极端子与逻辑反相器2的输入端子连接，第1个p型JFET (PJF1)的栅极端子、第1个n型JFET (NJF1)的栅极端子、第2个p 型JFET (PJF2)的栅极端子、第2个n型JFET (NJF2)的栅极端子与逻 辑反相器2的输出端子连接。
功率MOSFET (Ml)导通的情况下，将导通信号输入到逻辑反相器2 中，第1个p型JFET(PJF1)、第2个p型JFET(PJF2)、第3个n型JFET (NJF3)导通，第l个n型JFET (NJF1)、第2个n型JFET (NJF2)截 止，对上述功率MOSFET (Ml)的栅极和电容器Cin充电正电源电压 (Vdd)。
上述功率MOSFET (Ml)截止的情况下，向逻辑反相器2输入截止 信号，第1个n型JFET (NJF1 )、第2个n型JFET (NJF2)导通，第1 个p型JFET (PJF1 )、第2个p型JFET (PJF2)、第3个n型JFET (NJF3) 截止，对负电源电压(-Vdd)施加上述功率MOSFET (Ml)的栅极。
图9是在3相逆变器驱动电路上应用本发明的实施例，作为逆变器系 统的构成要素，有微型计算机21、驱动器IC22、开关部分23、电动机24。 上述开关部分23由U相、V相、W相这3相构成，各相由上臂的功率M0SFET (MU1， MV1， MW1)及其内置二极管(DU1， DV1， DW1)、下臂的功率MOSFET (MU2， MV2，丽2)及其内置二极管(DU2， DV2， DW2)构成。微型计算机 21检测出电动机24的位置和速度等信息，向驱动器IC22输出驱动上述功 率MOSFET的信号。由于上臂的功率MOSFET的源极电位是浮动的，因此为
了驱动上臂的功率MOSFET，电平移位和浮动电源是必要的，但是图9中采 用经由自举电路(bootstrap)用的二极管(DbU， DbV， DbW)充电到自举 电容器(CbU， CbV， CbW)的电荷来驱动上臂。作为驱动源极电位为浮动 的上臂的功率M0SFET的栅极的方法，除了图9中所示的自举电路之外， 还能适用采用光电耦合器的方法等。
如上所述，如果在上臂和下臂的输出级实施本发明的驱动电路，则在 开关的时候，能实现抑制处于截止状态的功率M0SFET栅极电压的上升， 防止上下臂的短路。
以上实施例中，虽然以功率M0SFET作为电压驱动型半导体元件为例 进行了说明，但也能同样地适用IGBT等其他电压驱动型半导体元件。
本发明能够使用于在功率变换器中采用的电压驱动型半导体元件的 驱动电路和逆变器装置。
权利要求
1.一种电压驱动型半导体元件的驱动电路，为功率变换器的电压驱动型半导体元件和驱动该电压驱动型半导体元件的电压驱动型半导体元件的驱动电路，其特征在于，具备第1开关，其与直流电源的正极侧连接；第2开关，其与上述第1开关的另一端子连接，并且与上述直流电源的负极侧连接；第3开关，其与上述直流电源的正极侧连接；第4开关，其与上述第3开关的另一端子连接；第5开关，其与上述第4开关的另一端子连接，并且与上述直流电源的负极侧连接；和电容器，其与上述第1开关的另一端子和上述第4开关的另一端子连接，上述电压驱动型半导体元件的栅极与上述第3开关的另一端子连接，上述电压驱动型半导体元件的源极与上述直流电源的负极侧连接。
2. 根据权利要求1所述的电压驱动型半导体元件的驱动电路，其特 征在于，上述第l、第3和第5开关以相同定时接通，上述第2、第4开关，以与上述第l、第3和第5开关互补的定时接通。
3. 根据权利要求2所述的电压驱动型半导体元件的驱动电路，其特 征在于，采用功率MOSFET即功率金属氧化物半导体场效应晶体管作为电压 驱动型半导体元件。
4. 根据权利要求2所述的电压驱动型半导体元件的驱动电路，其特征在于，采用IGBT即绝缘栅双极晶体管作为电压驱动型半导体元件。
5. 根据权利要求2所述的电压驱动型半导体元件的驱动电路，其特 征在于，上述电容器的电容是电压驱动型半导体元件的栅极电容的IO倍以上。
6. —种电压驱动型半导体元件的驱动电路，为功率变换器的电压驱动型半导体元件和驱动该电压驱动型半导体元件的电压驱动型半导体元 件的驱动电路，其特征在于，第1个p型沟道MOSFET的源极端子与直流电源的正极侧连接，第1 个n型沟道MOSFET的漏极端子与上述第1个p型沟道MOSFET的漏极端子 连接，上述第1个n型沟道MOSFET的源极端子与上述直流电源的负极侧 连接，第2个p型沟道MOSFET的源极端子与上述直流电源的正极侧连接， 第2个n型沟道MOSFET的漏极端子与上述第2个p型沟道MOSFET的漏极 端子连接，上述第2个n型沟道MOSFET的源极端子与二极管的阳极端子 连接，第3个n型沟道MOSFET的漏极端子与上述二极管的阴极端子连接， 上述第3个n型沟道MOSFET的源极端子与上述直流电源的负极侧连接， 电容器与上述第1个P型沟道MOSFET的漏极端子和上述第2个n型沟道 MOSFET的源极端子连接，上述电压驱动型半导体元件的栅极与上述第2 个p型沟道MOSFET的漏极端子连接，上述电压驱动型半导体元件的源极 端子与上述直流电源的负极侧连接，上述第3个n型沟道MOSFET的栅极 端子与逻辑反相器的输入端子连接，第1个P型沟道MOSFET的栅极端子、 第1个n型沟道MOSFET的栅极端子、第2个p型沟道MOSFET的栅极端子、 第2个n型沟道MOSFET的栅极端子与上述逻辑反相器的输出端子连接。
7. —种电压驱动型半导体元件的驱动电路，为功率变换器的电压驱 动型半导体元件和驱动该电压驱动型半导体元件的电压驱动型半导体元 件的驱动电路，其特征在于，第1个p型JFET的源极端子与直流电源的正极侧连接，第1个n型 JFET的漏极端子与上述第1个p型JFET的漏极端子连接，上述第1个n 型JFET的源极端子与上述直流电源的负极侧连接，第2个p型JFET的源 极端子与上述直流电源的正极侧连接，第2个n型JFET的漏极端子与上 述第2个p型JFET的漏极端子连接，上述第2个n型JFET的源极端子与 第3个n型JFET的漏极端子连接，上述第3个n型JFET的源极端子与上 述直流电源的负极侧连接，电容器与上述第1个P型JFET的漏极端子和 上述第2个n型JFET的源极端子连接，上述电压驱动型半导体元件的栅极与上述第2个p型JFET的漏极端子连接，上述电压驱动型半导体元件 的源极端子与上述直流电源的负极侧连接，上述第3个n型JFET的栅极 端子与逻辑反相器的输入端子连接，第1个p型JFET的栅极端子、第1 个n型JFET的栅极端子、第2个p型JFET的栅极端子、第2个n型JFET 的栅极端子与上述逻辑反相器的输出端子连接。
8. —种逆变器装置，具备在主端子间上串联连接上臂的半导体功 率开关元件和下臂的半导体功率幵关元件的臂；和该臂的驱动电路，其特 征在于，该逆变器具有一个或者多个上述臂，具有电压驱动型半导体元件作为 上述半导体功率开关元件，驱动上述电压驱动型半导体元件的驱动电路具有第1开关，其与直流电源的正极侧连接；第2开关，其与上述第1幵关的另一端子连接，并且与上述直流电源 的负极侧连接；第3开关，其与上述直流电源的正极侧连接； 第4开关，其与上述第3开关的另一端子连接；第5开关，其与上述第4开关的另一端子连接，并且与上述直流电源的负极侧连接；和电容器，其与上述第1开关的另一端子和上述第4开关的另一端子连接，上述电压驱动型半导体元件的栅极与上述第3开关的另一端子连接， 上述电压驱动型半导体元件的源极与上述直流电源的负极侧连接。
9. 根据权利要求8所述的逆变器装置，其特征在于， 上述第l、第3和第5开关以相同的定时接通，上述第2、第4开关以与上述第1、第3和第5幵关互补的定时接通。
10. 根据权利要求8所述的逆变器装置，其特征在于，采用功率MOSFET即功率金属氧化物半导体场效应晶体管作为上述 电压驱动型半导体元件。
11. 根据权利要求8所述的逆变器装置，其特征在于，采用IGBT即绝缘栅双极晶体管作为上述电压驱动型半导体元件。
12. 根据权利要求8所述的逆变器装置，其特征在于， 上述电容器的电容是电压驱动型半导体元件的栅极电容的IO倍以上。
13. —种电压驱动型半导体元件的驱动电路，为功率变换器的电压驱 动型半导体元件和驱动该电压驱动型半导体元件的电压驱动型半导体元 件的驱动电路，其特征在于，该电压驱动型半导体元件的驱动电路具有电容器，在上述电压驱动型半导体元件为接通状态下，对上述电容器充电以使 对上述电压驱动型半导体元件的栅极施加正的电源电压，在上述电压驱动型半导体元件为断开状态下，放电上述电容器以使对 上述电压驱动型半导体元件的栅极施加负的电源电压。
14. 根据权利要求13所述的电压驱动型半导体元件的驱动电路，其 特征在于，在上述功率变换器的开关时，抑制上述电压驱动型半导体元件的栅极 电压上升至阈值以上。
15. 根据权利要求13所述的电压驱动型半导体元件的驱动电路，其 特征在于，具备-施加上述电源电压而对上述电容器充电的第1开关；和放电上述电容器的第2开关，上述第1开关以与上述第2开关互补的定时接通。
16. 根据权利要求13所述的电压驱动型半导体元件的驱动电路，其 特征在于，采用功率MOSFET即功率金属氧化物半导体场效应晶体管作为电压 驱动型半导体元件。
17. 根据权利要求13所述的电压驱动型半导体元件的驱动电路，其特征在于，采用IGBT即绝缘栅双极晶体管作为电压驱动型半导体元件。
18. 根据权利要求13所述的电压驱动型半导体元件的驱动电路，其 特征在于，上述电容器的电容是电压驱动型半导体元件的栅极电容的IO倍以上。
全文摘要
本发明提供一种电压驱动型半导体元件的驱动电路，能够解决半导体元件为了防止误点弧，在断开时栅极需要为负电位状态，驱动电路中需要负电压电源的课题。本发明中，在驱动半导体元件的驱动电路中，具备第1开关，其与直流电源的正极侧连接；第2开关，其与第1开关的另一端子连接，并且与直流电源的负极侧连接；第3开关，其与直流电源的正极侧连接；第4开关，其与第3开关的另一端子连接；第5开关，其与第4开关的另一端子连接，并且与直流电源的负极侧连接；和电容器，其与第1开关的另一端子和第4开关的另一端子连接，半导体元件的栅极与第3开关的另一端子连接，半导体元件的源极与直流电源的负极侧连接。从而能够只采用正电压的电源对半导体元件的栅极施加负电压。
文档编号H02M7/537GK101345472SQ200810136120
公开日2009年1月14日 申请日期2008年7月9日 优先权日2007年7月12日
发明者平尾高志, 桥本贵之, 白石正树 申请人:株式会社日立制作所