专利名称：栅极浮置及电平转换的功率mos管栅极驱动电路及方法
技术领域：
本发明涉及一种功率MOS管栅极驱动电路及方法，特别是一种具有栅极浮置及电 平转换功能的功率MOS管栅极驱动电路及方法。
背景技术：
上下功率MOS管的驱动结构广泛应用于当今很多的功率变换器中，如半桥、全桥 电源、双管正激电源、逆变器、马达驱动、class D功放等，其结构如图l虚框中所示。
—般功率MOS管的栅极驱动，需要高电平为10V 15V的脉宽调制信号，并且需要 瞬时电流大于1A的驱动能力。此外对于上管的栅极驱动，由于其源极电位是浮动的，则其 栅极驱动电压必须浮置在源极的电位上，才能正常地驱动上管打开。 目前绝大部分功率变换器电路中，对功率MOS管的原始脉宽调制控制信号都是由 低压的模拟及数字逻辑电路产生，其不能直接用来进行功率MOS管的栅极驱动，需要在控 制信号后加一级驱动电路，用以实现功率MOS管的栅极驱动，控制其导通及关断。这样的驱 动电路需要将控制芯片或数字控制器输出的脉宽调制信号进行电流放大，并将电平转换为 10V 15V范围。在上下管结构中还需要对上管进行栅极浮置驱动。目前解决此类驱动的 主要方法有如下两种 采用专用驱动芯片，如IR2113、LM5100等，成本高，电路复杂； 采用隔离变压器，需要绕制变压器，具有体积大，有延迟，饱和等问题，高频时驱动
波形不理想； 采用带驱动能力的光耦进行隔离浮置驱动，光耦的动态响应较慢，线性度差，需提 供附加电源，不适用于频率较高的场合，另外带驱动的光耦成本较高。
发明内容
本发明目的是针对现有技术存在的缺陷提供一种栅极浮置及电平转换的功率MOS 管栅极驱动电路及方法。 本发明为实现上述目的，采用如下技术方案 本发明栅极浮置及电平转换的功率MOS管栅极驱动电路，包括上管驱动电路和下 管驱动电路，其特征在于所述上管驱动电路包括第一至第四电阻、自举电容第二电容、第一 和第二二极管、第一和第二 PNP型三极管以及第一 NPN型三极管，所述下管驱动电路包括第 五至第九电阻、第三和第四电容、第三二极管、第三和第四PNP型三极管以及第二NPN型三 极管；其中第一 NPN型三极管的基极接第一原始脉宽调制信号，发射极串接第三电阻后接 地，集电极分别接第二PNP型三极管的基极和第四电阻的一端；第二PNP型三极管的集电极 分别接第一二极管的阳极、第一 PNP型三极管的基极和第二电阻的一端，发射极分别接第 四电阻的另一端、第二二极管的阴极、自举电容的输入端；第一 PNP型三极管的发射极分别 接第二电容的输入端、第一电阻的一端和第一功率MOS管的栅极，集电极分别接第二电阻 的另一端、第二电容的输出端、自举电容的输出端、第一功率MOS管的源极和第二功率MOS
4管的的漏极；第一电阻的另一端接第一二极管的阴极，第二二极管的阳极分别接栅极驱动
电压电源、第八电阻的一端和第三PNP型三极管的发射极；第二NPN型三极管的基极接第二
原始脉宽调制信号，发射极串接第九电阻后接地，集电极分别接第八电阻的另一端和第三
PNP型三极管的基极；第三PNP型三极管的集电极分别接第三二极管的阳极、第四PNP型三
极管的基极和第七电阻的一端；第四PNP型三极管的发射极分别接第六电阻的一端和第四
电容的输入端，集电极分别与第七电阻的另一端、第三电容的输入出端、第五电阻的一端和
第二功率MOS管的源极连接接地；第六电阻的另一端接第三二极管的阴极，第四电容的输
出端分别与第三电容的输入端、第五电阻的另一端和第二功率MOS管的栅极连接。 所述的栅极浮置及电平转换的功率MOS管栅极驱动电路的驱动方法，其特征在于
所述方法如下 对于第一功率MOS管，需要栅极浮置驱动当第一 NPN型三极管基极的第一原始 脉宽调制信号为低电平时，第一 NPN型三极管和第二 PNP型三极管都不导通，第一功率MOS 管的栅源电压为0即关断，当第一功率MOS管关断期间，若第二功率MOS管导通，则栅极驱 动电压电源压经第二二极管向自举电容充电；当第一原始脉宽调制信号为高电平时，第一 NPN型三极管和第二 PNP型三极管导通，自举电容两端的电压通过第二 PNP型三极管、第 一二极管、第一电阻加到第一功率MOS管的栅极上，这样第一功率MOS管栅极驱动电压是浮 置于其源极之上的，实现了栅浮置驱动；当第一原始脉宽调制信号再次转为低电平时，第一 PNP型三极管导通，使第一功率MOS管的栅极放电，关断第一功率MOS管；
对于第二功率MOS管，不需要栅极浮置驱动当第二NPN型三极管基极的第二原始 脉宽调制信号为低电平时，第二 NPN型三极管和第三PNP型三极管都不导通，第二功率MOS 管的栅源电压由于第四电容的隔离直流分量作用，为负压即关断，当第二原始脉宽调制信 号为高电平时，第二 NPN型三极管和第三PNP型三极管相继导通，栅极驱动电压电源通过第 三PNP型三极管、第三二极管、第六电阻、第四电容加到第一功率MOS管的栅极上，第二功率 MOS管的栅源电压为栅极驱动电压电源经过第四电容隔离直流分量后的电压；当第二原始 脉宽调制信号再次转为低电平时，第四PNP型三极管导通，使第二功率MOS管的栅极放电， 关断第二功率MOS管。 本发明完全采用分立器件的驱动结构，结构简单可靠，成本低； 利用N型、P型三极管的巧妙组合，实现电平转换，能够直接利用数字P丽信号
(5V， 3. 3V)进行MOS管栅极驱动( 一般为10V 15V); 采用防高压反偏二极管与浮置电容，配合三极管的驱动结构，实现上管的浮置驱 动功能； 本发明中，对下管驱动采用了 C4作为隔直电容，结合R5，可把原来O-Vd的栅极驱 动电压变为有负压驱动的信号。负压驱动对于下管来说有很多好处，可以防止Cdv/dt导 致的下管误导通现象，另外使S2的栅源电容放电速度更快，可减小能量损耗以及提高可靠 性； 利用三极管进行驱动电流放大，提高栅极驱动的灌、拉电流能力； 该电路应用广泛，可用在只要采用了上下臂MOS管驱动的各种变换器电路中，如
半桥、全桥电源及逆变器、马达驱动、class D功放等。
图1 :现有技术中上下MOS管的驱动结构图。
图2 :本发明电路原理图。
图3 :以半桥开关电源为例的电路原理图。
图4 :对半桥开关电源电路的上下管栅极驱动波形图。
图5 :本发明上管栅极浮置驱动波形图。
具体实施例方式
下面结合附图对发明的技术方案进行详细说明 如图1所示，本发明栅极浮置及电平转换的功率M0S管栅极驱动电路，包括上管驱 动电路和下管驱动电路，其特征在于所述上管驱动电路包括第一至第四电阻Rl R4、自举 电容CI第二电容C2、第一和第二二极管Dl、 D2、第一和第二 PNP型三极管Pl、 P2以及第一 NPN型三极管Nl，所述下管驱动电路包括第五至第九电阻R5 R9、第三和第四电容C3、C4、 第三二极管D3、第三和第四PNP型三极管P3、 P4以及第二 NPN型三极管N2 ;其中第一 NPN 型三极管N1的基极接第一原始脉宽调制信号P丽inl，发射极串接第三电阻R3后接地，集 电极分别接第二 PNP型三极管P2的基极和第四电阻R4的一端；第二 PNP型三极管P2的集 电极分别接第一二极管D1的阳极、第一PNP型三极管P1的基极和第二电阻R2的一端，发 射极分别接第四电阻R4的另一端、第二二极管D2的阴极、自举电容C1的输入端；第一PNP 型三极管P1的发射极分别接第二电容C2的输入端、第一电阻R1的一端和第一功率MOS管 Sl的栅极，集电极分别接第二电阻R2的另一端、第二电容C2的输出端、自举电容C1的输出 端、第一功率M0S管Sl的源极和第二功率M0S管S2的的漏极；第一电阻Rl的另一端接第 一二极管D1的阴极，第二二极管D2的阳极分别接栅极驱动电压电源Vd、第八电阻R8的一 端和第三PNP型三极管P3的发射极；第二 NPN型三极管N2的基极接第二原始脉宽调制信 号P丽in2，发射极串接第九电阻R9后接地，集电极分别接第八电阻R8的另一端和第三PNP 型三极管P3的基极；第三PNP型三极管P3的集电极分别接第三二极管D3的阳极、第四PNP 型三极管P4的基极和第七电阻R7的一端；第四PNP型三极管P4的发射极分别接第六电阻 R6的一端和第四电容C4的输入端，集电极分别与第七电阻R7的另一端、第三电容C3的输 入出端、第五电阻R5的一端和第二功率MOS管S2的源极连接接地；第六电阻R6的另一端 接第三二极管D3的阴极，第四电容C4的输出端分别与第三电容C3的输入端、第五电阻R5 的另一端和第二功率MOS管S2的栅极连接。 P丽inl和P丽in2是控制电路产生的原始脉宽调制信号，分别对应上管和下管的 栅极驱动波形。Vd为栅极驱动电压的电源，一般为10V 15V。两路原始脉宽调制控制信号 经过上、下管驱动电路，将原始电平转换为适于功率MOS管驱动的电平，并增加电流驱动能 力，实现了对功率MOS管Sl和S2的栅极驱动。其中对上管Sl具有栅极浮置驱动的功能。
对于上管Sl，需要栅极浮置驱动。当Nl基极的P丽inl信号为低电平时，N1和P2 都不导通，Sl的栅源电压为O，是关断的。上管Sl关断期间，若下管S2导通，则Vd电源电 压经D2向自举电容Cl充电，使得Cl两端电压为Vd减去D2的管压降。当P丽inl信号为 高电平时，N2和P2相继导通，自举电容Cl两端的电压通过P2、D1、R1加到Sl的栅极上，这 样的上管Sl栅极驱动电压是浮置于其源极之上的，实现了栅浮置驱动功能，电压差为Vd左
6右，一般是10V 15V，保证打开上管Sl，使其导通。当P丽inl信号再次转为低电平时，PI 会导通，使S1的栅极迅速放电，及时关断Sl。 对于下管S2，由于其源极恒定接地，不需要栅极浮置驱动。当N2基极的P丽in2信 号为低电平时，N2和P3都不导通，S2的栅源电压为O，是关断的。当P丽in2信号为高电平 时，N2和P3相继导通，电源Vd电压通过P3、 D3、 R6、 C4加到Sl的栅极上，S2的栅源电压 为Vd左右， 一般是10V 15V，可保证打开下管S2，使其导通。当P丽in2信号再次转为低 电平时，P4会导通，使S2的栅极迅速放电，及时关断S2。下管驱动电路中S2栅极前面采用 了C4作为隔直电容，结合电阻R5，可把原来0-15V的栅极驱动电压变为有负压驱动的信号。 负压驱动对于下管来说有很多好处，可以防止Cdv/dt导致的下管误导通现象，另外S2的栅 源电容放电速度更快。
各元器件作用及选择 Cl起储能作用，为上管栅极驱动的浮置电源存储能量。当Cl的负端为0V后，Vd 通过D2对Cl充电，使Cl所带电压为Vd减去D2的管压降。当Cl负端电压抬高后，Cl正 端的电压也随之抬高，为上管栅极提供浮置电源进行驱动。此时C1正端电压高于Vd，为防 止反灌，D2起反向截止作用。 C2和C3分别并联于Sl和S2的栅极与源极之间，起到减缓栅极电压上升的作用， 防止由于上升过快而给MOS管带来的尖峰振荡等问题。 C4起隔直作用， 一端接于S2的栅极， 一端接P4的发射极。R5 —端接S2栅极，一
端接地。C4和R5配合起来为S2提供关断时的负压驱动。 D1、D3都是起反向截止作用，防止其负端电压高于正端时电流反灌。 Rl和R6分别为Sl与S2的栅极限流电阻，起到限制栅极电流的作用，防止由于上
升过快而给MOS管带来的尖峰振荡等问题。R2—端接在S1栅极，另一端接在D1的负极。
R6 —端接在P4的发射极，另一端接在D3的负极。 R2和R7为限流电阻，分别接在Pl和P4的基极与集电极之间，限制Pl和P4导通 时的基极电流。 R3和R9为限流电阻，分别接在Nl和N2的发射极与地之间，限制Nl和N2导通时 的基极电流。 R4和R8分别接在P2和P3的基极与集电极之间，当Nl或N2导通时，R4或R8上 会产生压降，可控制P2和P3的导通。 Nl、 N2为NPN型三极管，Pl、 P2、 P3、 P4为PNP型三极管。Nl基极接原始上管脉 宽调制控制信号P丽inl，发射极接R3，集电极接R4 ;N2基极接原始下管脉宽调制控制信号 P丽in2，发射极接R9，集电极接R8 ;P1基极接R2，发射极接Sl栅极，集电极接Sl源极；P2 基极接Nl集电极，发射极接D2负极，集电极接Dl正极；P3基极接N2集电极，发射极接Vd， 集电极接D3负极；P4基极接D3负极，发射极接R6，集电极接地。Nl、 P2为Sl开启时提供 驱动，Pl为Sl关断时泄放电流。N2、P3为Sl开启时提供驱动，P4为Sl关断时泄放电流。
如图3所示，以半桥开关电源为例，本发明在50KHz开关频率下，P丽inl和P丽in2 分别是占空比为0. 3的一对互补开关信号。对半桥开关电源电路的上下管栅极驱动波形如 图4所示。 可见0 5V的数字控制信号P丽inl和P丽in2通过驱动电路后，可以转化为功率
7M0S管栅极驱动信号Vgsl和Vgs2。从波形可以看出，驱动信号与原始控制信号相位相同， 基本没有延时，波形质量较好。此外下管的栅极驱动Vgs2实现了负压驱动功能，低电位时 为负的4V左右。 从图5波形可以看出，上管源极电位Vsl在工作过程中是变化的。通过上管的驱 动电路，使得上管的栅极电位Vgl浮置于其源极电位之上，两者之差构成了上管的栅源电 压Vgsl，成功地实现了上管的栅极浮置驱动。
权利要求
一种栅极浮置及电平转换的功率MOS管栅极驱动电路，包括上管驱动电路和下管驱动电路，其特征在于所述上管驱动电路包括第一至第四电阻(R1～R4)、自举电容(C1)、第二电容(C2)、第一和第二二极管(D1、D2)、第一和第二PNP型三极管(P1、P2)以及第一NPN型三极管(N1)，所述下管驱动电路包括第五至第九电阻(R5～R9)、第三和第四电容(C3、C4)、第三二极管(D3)、第三和第四PNP型三极管(P3、P4)以及第二NPN型三极管(N2)；其中第一NPN型三极管(N1)的基极接第一原始脉宽调制信号(PWMin1)，发射极串接第三电阻(R3)后接地，集电极分别接第二PNP型三极管(P2)的基极和第四电阻(R4)的一端；第二PNP型三极管(P2)的集电极分别接第一二极管(D1)的阳极、第一PNP型三极管(P1)的基极和第二电阻(R2)的一端，发射极分别接第四电阻(R4)的另一端、第二二极管(D2)的阴极、自举电容(C1)的输入端；第一PNP型三极管(P1)的发射极分别接第二电容(C2)的输入端、第一电阻(R1)的一端和第一功率MOS管(S1)的栅极，集电极分别接第二电阻(R2)的另一端、第二电容(C2)的输出端、自举电容(C1)的输出端、第一功率MOS管(S1)的源极和第二功率MOS管(S2)的的漏极；第一电阻(R1)的另一端接第一二极管(D1)的阴极，第二二极管(D2)的阳极分别接栅极驱动电压电源(Vd)、第八电阻(R8)的一端和第三PNP型三极管(P3)的发射极；第二NPN型三极管(N2)的基极接第二原始脉宽调制信号(PWMin2)，发射极串接第九电阻(R9)后接地，集电极分别接第八电阻(R8)的另一端和第三PNP型三极管(P3)的基极；第三PNP型三极管(P3)的集电极分别接第三二极管(D3)的阳极、第四PNP型三极管(P4)的基极和第七电阻(R7)的一端；第四PNP型三极管(P4)的发射极分别与第六电阻(R6)的一端和第四电容(C4)的输入端，集电极分别与第七电阻(R7)的另一端、第三电容(C3)的输入出端、第五电阻(R5)的一端和第二功率MOS管(S2)的源极连接接地；第六电阻(R6)的另一端接第三二极管(D3)的阴极，第四电容(C4)的输出端分别与第三电容(C3)的输入端、第五电阻(R5)的另一端和第二功率MOS管(S2)的栅极连接。
2. —种基于权利要求1所述的栅极浮置及电平转换的功率M0S管栅极驱动电路的驱动 方法，其特征在于所述方法如下对于第一功率MOS管(Sl)，需要栅极浮置驱动当第一NPN型三极管(Nl)基极的第 一原始脉宽调制信号(P丽inl)为低电平时，第一NPN型三极管(Nl)和第二PNP型三极管 (P2)都不导通，第一功率MOS管(Sl)的栅源电压为O即关断，当第一功率MOS管(Sl)关断 期间，若第二功率MOS管(S2)导通，则栅极驱动电压电源(Vd)压经第二二极管(D2)向自 举电容(Cl)充电；当第一原始脉宽调制信号(P丽inl)为高电平时，第一NPN型三极管(Nl) 和第二PNP型三极管(P2)导通，自举电容(Cl)两端的电压通过第二PNP型三极管(P2)、第 一二极管(Dl)、第一电阻(Rl)加到第一功率MOS管(Sl)的栅极上，这样第一功率MOS管 (Sl)栅极驱动电压是浮置于其源极之上的，实现了栅浮置驱动；当第一原始脉宽调制信号 (P丽inl)再次转为低电平时，第一PNP型三极管(Pl)导通，使第一功率MOS管(Sl)的栅极 放电，关断第一功率MOS管(Sl);对于第二功率MOS管(S2)，不需要栅极浮置驱动当第二NPN型三极管(N2)基极的第 二原始脉宽调制信号(P丽in2)为低电平时，第二NPN型三极管(N2)和第三PNP型三极管 (P3)都不导通，第二功率MOS管(S2)的栅源电压由于第四电容(C4)的隔离直流分量作用， 为负压即关断，当第二原始脉宽调制信号(P丽in2)为高电平时，第二NPN型三极管(N2)和 第三PNP型三极管(P3)相继导通，栅极驱动电压电源(Vd)通过第三PNP型三极管(P3)、第三二极管(D3)、第六电阻(R6)、第四电容(C4)加到第一功率MOS管(Sl)的栅极上，第二 功率M0S管(S2)的栅源电压为栅极驱动电压电源(Vd)经过第四电容(C4)隔离直流分量 后的电压；当第二原始脉宽调制信号(P丽in2)再次转为低电平时，第四PNP型三极管(P4) 导通，使第二功率MOS管(S2)的栅极放电，关断第二功率MOS管(S2)。
全文摘要
本发明公布了一种栅极浮置及电平转换的功率MOS管栅极驱动电路及方法，本发明所述驱动电路包括上管驱动电路和下管驱动电路，其特征在于所述上管驱动电路包括第一至第四电阻、自举电容、第二电容、第一和第二二极管、第一和第二PNP型三极管以及第一NPN型三极管，所述下管驱动电路包括第五至第九电阻、第三和第四电容、第三二极管、第三和第四PNP型三极管以及第二NPN型三极管。本发明方法实现上下功率MOS管结构的栅极驱动电平转换、下管栅极驱动及上管栅极浮置驱动。本发明不采用任何驱动芯片，仅用电阻、电容、三极管等普通分立元器件构成，成本低、可靠性、稳定性高且驱动效率高。
文档编号H02M1/08GK101753000SQ200910263229
公开日2010年6月23日 申请日期2009年12月17日 优先权日2009年12月17日
发明者何晓莹, 孙伟锋, 徐申, 时龙兴, 阚明建, 陆生礼 申请人:东南大学