专利名称：双dsp和hpi接口通信串联电容补偿装置的保护单元的制作方法
技术领域：
本发明涉及一种电气工程科学领域的保护单元，具体涉及一种双DSP和HPI接口通信串联电容补偿装置的保护单元。
背景技术：
交流输电系统的串联电容器补偿技术(简称串补)是将电力电容器串联于交流输电线路中，补偿交流输电线路的部分感性阻抗，从而达到增加线路输送容量、提高系统稳定性、降低网损、节约投资等目的。在远距离、大容量输电系统中，随着输电距离的增加，其输送能力受到越来越多的限制，而串补是解决这个问题、提高输电线路送电能力的重要手段之一，具有非常巨大的经济价值，目前在世界各国电力系统中获到了广泛的应用。晶闸管控制串联电容器补偿装置(简称可控串补)通过改变晶闸管的触发角来调节可控串补的等值基波阻抗，实现对等值基波阻抗的动态控制，从而可以进一步提高电力系统稳定性，增加输电线路的输送容量，抑制电力系统低频振荡和次同步谐振。当输电线路发生短路故障时，可控串补立即转入晶闸管旁路串联电容器模式，可降低短路电流，提高电力系统的稳定性。另一方面，电力系统的迅速发展，单机和发电厂容量、变电所容量、城市和工业中心的负荷和负荷密度的继续增加，以及电力系统之间的互联，导致现代大电力系统各级电网中的短路电流水平不断增加。短路电流超标已成为威胁现代电力系统安全运行的重要问题之一。除改变电网结构之外，故障电流限制器装置是解决短路电流超标问题的新思路和新途径。2009年，串联谐振型超高压故障电流限制器装置已在华东电网500kV瓶窑变电所挂网运行，目前该装置正处于推广应用阶段。近年来，计算机技术、信息处理技术和网络通信技术发展迅速，对串补装置产生了较大的影响。随着特高压、大容量、超大系统电网的逐渐形成，对电网安全、稳定、可靠、控制、信息交互等提出了更高更迫切的要求。串补装置的保护单元主要是用来检测运行中各种对装置不利的故障情况，正确动作相关保护，及时准确地隔离或切除故障，保证装置的安全与稳定运行，并配合线路保护来保护系统其他设备。传统串补装置的保护单元，它由若干块独立的CPU板卡组成以完成串补装置的保护功能，各个CPU板卡分别承担一种保护或一小部分保护。当需要增加新的保护功能时，就会使得整个保护单元变得更加复杂。同时由于受到硬件制造工艺水平的限制， 传统的保护单元的可靠性与抗干扰性能均受到限制。另外由于对数据处理能力的限制，许多保护算法的优势难以充分发挥，在很多功能上只能给出初步近似的结果，算法和原理的实现受到一定的限制。这种多板卡的架构无论从硬件维护还是软件实现上来看，都需要进一步的改进。
发明内容
本发明的目的在于，针对现有串补装置的保护单元的不足，提供一种架构上更合理、运行更可靠、性能更优越的双DSP和HPI接口通信串联电容补偿装置的保护单元。本发明提供的双DSP和HPI接口通信串联电容补偿装置的保护单元采用下述方案予以实施双DSP和HPI接口通信串联电容补偿装置的保护单元，其改进之处在于，所述保护单元包括数据接收模块、保护算法处理模块、保护逻辑处理模块、通信模块、开入开出模块和译码及数据处理模块；所述数据接收模块，保护算法处理模块、保护逻辑处理模块和开入开出模块依次连接；所述通信模块与保护逻辑处理模块连接；所述译码及数据处理模块与保护算法处理模块和保护逻辑处理模块连接；所述保护逻辑处理模块通过通信模块和串补装置的其他单元进行通信。本发明提供的一种优选的技术方案是所述数据接收模块由LVDS收发器实现； 所述保护算法处理模块采用32位浮点数字信号处理器TMS320C6713作为主芯片；所述 TMS320C6713芯片包括McBSP总线和HPI接口，并外扩FLASH ；所述保护逻辑处理模块采用浮点数字信号处理器TMS320F28335作为主芯片；所述TMS320F28335芯片包括XINTF接口和CAN控制器，并外扩SRAM ；所述通信模块由CAN收发器与抗干扰电路实现；所述通信模块采用CAN网和以太网作为通信网络；所述开入开出模块采用光电隔离输入/输出电路对外部电路进行读入和控制；所述译码及数据处理模块由FPGA构成。本发明提供的第二优选的技术方案是所述数据接收模块采用McBSP总线；所述保护逻辑处理模块和保护算法处理模块之间的数据总线采用HPI并行接口。本发明提供的第三优选的技术方案是所述保护逻辑处理模块和保护算法处理模块之间除了通过所述HPI并行接口交换信息外，同时还可通过FPGA实现信息交换。本发明提供的第四优选的技术方案是所述保护单元采用实时多任务操作系统 DSP/BI0S作为开发平台。与现有技术相比，本发明达到的有益效果是1、本发明提供的双DSP和HPI接口通信串联电容补偿装置的保护单元，采用双DSP 嵌入式系统作为硬件平台，采用浮点数字信号处理器TMS320C6713和TMS320F28335芯片， TMS320C6713芯片完成各种保护算法，TMS320F28335芯片实现各种保护逻辑，功能划分明确，可应对各项串补指标的大量数据和复杂算法，保证数据处理和实时性和精确性，适合于对于串补装置的高性能要求；2、本发明提供的双DSP和HPI接口通信串联电容补偿装置的保护单元，其双 DSP之间的数据传输采用HPI并行接口，硬件连线简单易于实现，完全可以满足双DSP之间的大数据量实时传送的要求，且工作于主从方式，读写数据时TMS320C6713仅相当于 TMS320F28335外部存储器，而不会影响其数据处理；3、本发明提供的双DSP和HPI接口通信串联电容补偿装置的保护单元，由于使用了更少的芯片，用一块板卡就完成所有的保护算法和保护逻辑，使得保护单元更集成，更不易受外界的干扰，使得保护单元运行更可靠；4、本发明提供的双DSP和HPI接口通信串联电容补偿装置的保护单元，采用DSP/ BIOS作为实时操作系统和软件开发平台，具有实时线程调度和通信、多任务管理和实时监测的功能，程序通用性强，升级维护灵活；5、本发明提供的双DSP和HPI接口通信串联电容补偿装置的保护单元在硬件和功能上更集成，保证了保护单元整体的可靠性和抗干扰性。
图1是本发明提供的双DSP和HPI接口通信串联电容补偿装置的保护单元的原理框图；图2是本发明提供的双DSP和HPI接口通信串联电容补偿装置的保护单元实施电路图。
具体实施例方式下面结合附图对本发明的具体实施方式
做进一步的详细说明。图1给出了双DSP和HPI接口通信串联电容补偿装置的保护单元的原理框图，图 2为其实施电路图。双DSP和HPI接口通信串联电容补偿装置的保护单元，从架构上看，采用 DSP1+FPGA+DSP2的架构，且各硬件单元实现的软件功能划分明确，DSPl完成数据接收和保护算法，FPGA完成外部信号的控制和逻辑接口的无缝链接，DSP2完成保护逻辑以及与其他单元的通信。双DSP和HPI接口通信串联电容补偿装置的保护单元包括数据接收模块，保护算法处理模块、保护逻辑处理模块、通信模块、开入开出模块和译码及数据处理模块。数据接收模块，保护算法处理模块、保护逻辑处理模块和开入开出模块依次连接；通信模块与保护逻辑处理模块连接；译码及数据处理模块与保护算法处理模块和保护逻辑处理模块连接； 保护逻辑处理模块通过通信模块和串补装置的其他单元进行通信。数据接收模块由LVDS收发器实现，数据接收模块通过LVDS收发器(Low Voltage Differential Signaling)即低压差分信号传输，将LVDS差分形式的McBSP (Multichannel Buffered Serial Port多通道缓冲串行口)总线信号转换成保护算法处理模块可接收的信号。保护算法处理模块采用32位高性能浮点数字信号处理器TMS320C6713作为主芯片，TMS320C6713芯片包括McBSP总线和HPI接口对从数据接收模块接收到的数据运用各种串联电容器补偿装置的保护算法。保护逻辑处理模块采用浮点数字信号处理器TMS320F28335作为主芯片， TMS320F283;35芯片包括XINTF接口和CAN控制器，作为主机通过主机接口(Host Port Interface, HPI)数据总线从保护算法处理模块获取保护算法计算结果，并结合开入开出模块的开入量信号以及通信模块送过来的报文信息综合判断是否要进行保护动作和上传报 3Cfn 息。通信模块由CAN收发器与抗干扰电路实现，通信模块采用控制器局域网络 (Controller Area Network, CAN)总线和以太网接口，与串联电容器补偿装置的其他单元进行信息交互。CAN作为现场总线的一种，在数据通信方面具有通信速率高、可靠性好、连接方便优点。开入开出模块采用光电隔离输入/输出电路对外部电路进行读入和控制，保证了保护单元与串补装置其他单元的隔离。
译码及数据处理模块由FPGA构成。数据接收模块采用McBSP总线；保护逻辑处理模块和保护算法处理模块之间的数据总线采用HPI并行接口，省略了双口 RAM，减少了器件和功耗，增加了可靠性。保护逻辑处理模块和保护算法处理模块之间除了可以通过HPI交换信息外，同时还可以通过FPGA实现信息交换，是对HPI的补充，HPI或FPGA中任一个通道不工作，通过另一个通道仍然能够实现数据交流，增加了可靠性；双DSP和HPI接口通信串联电容补偿装置的保护单元采用实时多任务操作系统 DSP/BI0S作为开发平台。最后应当说明的是以上实施例仅用以说明本申请的技术方案而非对其限制，尽管参照上述实施例对本申请进行了详细的说明，所属领域的普通技术人员应当理解依然可对申请的具体实施方式
进行修改或者等同替换，而未脱离本申请精神和范围的任何修改或者等同替换，其均应涵盖在本申请的权利要求范围当中。
权利要求
1.双DSP和HPI接口通信串联电容补偿装置的保护单元，其特征在于，所述保护单元包括数据接收模块、保护算法处理模块、保护逻辑处理模块、通信模块、开入开出模块和译码及数据处理模块；所述数据接收模块，保护算法处理模块、保护逻辑处理模块和开入开出模块依次连接；所述通信模块与保护逻辑处理模块连接；所述译码及数据处理模块与保护算法处理模块和保护逻辑处理模块连接；所述保护逻辑处理模块通过通信模块和串补装置的其他单元进行通信。
2.如权利要求1所述的双DSP和HPI接口通信串联电容补偿装置的保护单元，其特征在于，所述数据接收模块由LVDS收发器实现；所述保护算法处理模块采用32位浮点数字信号处理器TMS320C6713作为主芯片；所述TMS320C6713芯片包括McBSP总线和HPI接口，并外扩FLASH ；所述保护逻辑处理模块采用浮点数字信号处理器TMS320F28335作为主芯片； 所述TMS320F28335芯片包括XINTF接口和CAN控制器，并外扩SRAM ；所述通信模块由CAN 收发器与抗干扰电路实现；所述通信模块采用CAN网和以太网作为通信网络；所述开入开出模块采用光电隔离输入/输出电路对外部电路进行读入和控制；所述译码及数据处理模块由FPGA构成。
3.如权利要求1所述的双DSP和HPI接口通信串联电容补偿装置的保护单元，其特征在于，所述数据接收模块采用McBSP总线；所述保护逻辑处理模块和保护算法处理模块之间的数据总线采用HPI并行接口。
4.如权利要求1所述的双DSP和HPI接口通信串联电容补偿装置的保护单元，其特征在于，所述保护逻辑处理模块和保护算法处理模块之间除了通过所述HPI并行接口交换信息外，同时还可通过FPGA实现信息交换。
5.如权利要求1所述的双DSP和HPI接口通信串联电容补偿装置的保护单元，其特征在于，所述保护单元采用实时多任务操作系统DSP/BI0S作为开发平台。
全文摘要
本发明涉及一种双DSP和HPI接口通信串联电容补偿装置的保护单元，保护单元包括数据接收模块、保护算法处理模块、保护逻辑处理模块、通信模块、开入开出模块和译码及数据处理模块；数据接收模块，保护算法处理模块、保护逻辑处理模块和开入开出模块依次连接；通信模块与保护逻辑处理模块连接；译码及数据处理模块与保护算法处理模块和保护逻辑处理模块连接；保护逻辑处理模块通过通信模块和串补装置的其他单元进行通信，本发明提供的保护单元在架构上更合理、运行更可靠、性能更优越。
文档编号H02H7/00GK102231512SQ201110168548
公开日2011年11月2日 申请日期2011年6月22日 优先权日2011年6月22日
发明者刘慧文, 戴朝波, 燕翚, 詹雄 申请人:中国电力科学研究院, 中电普瑞科技有限公司