专利名称：具有静电放电保护效应的电子装置的制作方法
技术领域：
本发明涉及一种具有静电放电保护效应的电子装置。
背景技术：
静电放电保护(ESD protection)是各种电路模块设计中重要的一环。存在于环境中的静电电压可能高达数千伏特，如果没有特殊的保护电路，高压静电在放电瞬间所产生极大的静电流将有可能会流入内部的电路，而造成组件的失效或损害。因此，为了提高电子产品的可靠度，在多数的精密电子装置中通常需要额外设计一静电放电保护电路来适当地排除可能发生的静电，以保护在电子装置内的电路。图I所示的是一种一典型的使用于照明装置的静电放电保护电路的架构示意图。该照明装置10包含一上侧(high side)单元12和一下侧(low side)单元14。参照图1，该上侧单元12包含焊垫122及124和一 ESD箝位电路126。该焊垫122连接至一第一高电·压(例如，700V)，而该焊垫124连接至一第二高电压(例如，680V)。该ESD箝位电路126连接于所述焊垫122及124之间。该下侧单元14包含焊垫142及144和一 ESD箝位电路146。该焊垫142连接至一低电压(例如，20V)，而该焊垫144连接至一地端。该ESD箝位电路146连接于所述焊垫142及144之间。该ESD箝位电路126和该ESD箝位电路146在一般的工作情形下是关闭的状态。然而，当静电放电所产生的高电流由焊垫122或142流入时，该ESD箝位电路126和该ESD箝位电路146便会启动，以将静电放电的高电流排放至焊垫124或144，使其不会流入内部电路128和148，避免造成内部电路的损害。在现有技术的架构中，一电平转换电路(level shifter) 16连接于该上侧单元12和一下侧单元14之间，以提供一转换后的电压至该上侧单元12的电路中。参照图1，该电平转换电路16包含一 NMOS晶体管M1、一限流电阻R1和一齐纳二极管Dp当该NMOS晶体管札截止时，其源极至漏极间的电压差为该第一高电压减去地端的电压(约为700V)。因此，该NMOS晶体管M1在实施时须选用一可耐压至700V以上的高压晶体管。然而,参照图2,在进行人体放电(human body mode)测试时,一高达2KV的高电压会由焊垫122进入至该上侧方块12的电路中。当该ESD箝位电路126尚未致动时，该高电压可能会施加至该齐纳二极管D1和该NMOS晶体管M1上，而导致该NMOS晶体管M1烧毁。因此，有必要提出一种改良的静电放电保护电路，以解决上述问题。
发明内容
本发明之目的是提供一种具有静电放电保护效应的电子装置，以解决现有技术的静电放电保护电路进行人体放电测试中，高电压导致晶体管烧毁的技术问题。为实现上述目的，本发明采用了如下的技术方案一种具有静电放电保护效应的电子装置，该电子装置包含一上侧单元，包含一第一焊垫、一第二焊垫和连接于该第一焊垫和该第二焊垫之间的一静电放电保护电路；
一下侧单元，包含一第三焊垫、一第四焊垫和连接于该第三焊垫和该第四焊垫之间的一静电放电保护电路；以及一电平转换电路，连接于该上侧单元的该第一焊垫和该下侧单元的该第四焊垫之间，该电平转换电路包含一第一电阻，连接于该第一焊垫和一第一节点之间；—箝位组件,连接至该第一焊垫和一第二节点之间；
一第二电阻，连接于该第一节点和该第二节点之间；及一第一 N型晶体管，其源极和本体共同连接至该第四焊垫，其漏极连接至该第一节点，且其栅极连接至该下侧单元。本发明所述的电子装置，其中，当该第一焊垫接收一高压静电压时，该高压静电压值减去该箝位组件上的电压降和该第二电阻上的电压降之总和后大于该第一N型电晶的崩溃电压值。本发明所述的电子装置，其中，该箝位组件为一齐纳二极管。本发明所述的电子装置，其中，该第一焊垫用以接收一第一高电压，该第二焊垫用以接收一第二高电压，且该齐纳二极管导通时的电压差小于该第一高电压和该第二高电压的差值。本发明所述的电子装置，其中，该上侧单元包含串联连接在该第一焊垫和该第二焊垫之间的一第一 P型晶体管和一第二 N型晶体管，且该第一 P型晶体管的一栅极和该第
二N型晶体管的一栅极连接至该第二节点。本发明所述的电子装置，其中，该下侧单元包含串联连接于该第三焊垫和该第四焊垫之间的一第二 P型晶体管和一第三N型晶体管，且该第二 P型晶体管的一漏极和该第三N型晶体管的一漏极连接至该第一 N型晶体管的该栅极。本发明所述的电子装置，其中，其中该第一电阻的阻值课根据该第一 N型晶体管的工作电流而调整。由于采用了以上的技术方案，使得本发明相比于现有技术，具有如下的优点和积极效果采用本发明提供的电子装置，在进行人体放电测试时，高达2KV的静电高电压会由焊垫进入至上侧单元的电路中。当该ESD箝位电路尚未致动时，高电压会施加至该齐纳二极管、该电阻和该NMOS晶体管上。该电阻用以降低该NMOS晶体管N1的源极和漏极间的电压降。通过插入该电阻，在该ESD箝位电路尚未致动时，该NMOS晶体管仍可通过静电高电压测试而不致烧毁。
图I所示为一典型的使用于照明装置的静电放电保护电路的架构示意图；图2为图I所示的静电放电保护电路进行人体放电测试时的示意图；图3显示结合本发明一实施例的具有静电放电保护效应的电子装置的架构示意图；图4显示采用本发明提供的电子装置进行人体放电测试时的示意图。
具体实施例方式图3显示结合本发明一实施例的具有静电放电保护效应的电子装置30的架构示意图。参照图3，该电子装置30包含一上侧单元32、一电平转换电路34和一下侧单元36。该电平转换电路34连接于该上侧单元32和该下侧单元36之间。参照图3，该上侧单元32包含焊垫322及324、一 ESD箝位电路326和一缓冲单元328。该焊垫322连接至一第一高电压源(例如，700V)，而该焊垫324连接至一第二高电压源(例如，680V)。该ESD箝位电路326连接于所述焊垫322及324之间。该缓冲单元328用以提供一校正后的数字信号至该上侧单元32的核心电路(未绘出)中。该下侧单元36包含焊垫362及364、一 ESD箝位电路366和一缓冲单元368。该焊垫362连接至一第一低电压源(例如，20V)，而该焊垫364连接至一接地端。该ESD箝位电路366连接于所述焊垫362及364之间。该缓冲单元368用以提供一校正后的数字信号至该下侧单元36的核心电路(未绘出)中。
参照图3，该电平转换电路34包含一 NMOS晶体管％、电阻R1及R2和一箝位组件342。该电阻R1连接于该上侧单元32中的该焊垫322和一节点A之间。该箝位组件362连接于该上侧单元32中的该焊垫322和一节点B之间。该电阻R2连接于该节点A和该节点B之间。该NMOS晶体管N1的源极和本体共同连接至该下侧单元34中的该焊垫344，漏极连接至该节点A，-而栅极连接至该下侧单元36中的该缓冲单元368。该电平转换电路34用以提供一转换后的电压至该上侧单元32的该缓冲单元328中。在正常工作时，图3中的该ESD箝位电路326和该ESD箝位电路366是关闭的状态。该NMOS晶体管N1根据该缓冲单元368的输出信号而动作。在本实施例中，该缓冲单元368由串联连接于该焊垫362和该焊垫364之间的一 P型晶体管P2和一 N型晶体管N3所组成，而该缓冲单元328由串联连接于该焊垫322和该焊垫324之间的一 P型晶体管P1和一 N型晶体管N2所组成。当该缓冲单元368中的该N型晶体管N3导通时,该缓冲单元368输出一 OV的电压信号，使得该NMOS晶体管N1截止。当该NMOS晶体管N1截止时，节点A的电压为700V，且该缓冲单元328中的N型晶体管N2会导通以输出一 680V的电压信号。反之，当该缓冲单元368中的该P型晶体管P2导通时，该缓冲单元368输出一 20V的电压信号，使得该NMOS晶体管N1导通。当该NMOS晶体管N1导通时，该电阻R1作为一限流电阻以调整该N型晶体管N1的工作电流。此时，该箝位组件342会工作以箝位节点B的电压，从而限制该P型晶体管P1源极至栅极间的跨压。在本实施例中，该箝位组件342由一齐纳二极管D1K实施。然而，本发明不应以此为限。当该箝位组件342设计为一齐纳二极管D1时，其导通时的电压降可选择为8V。此时，该PMOS晶体管P1会导通以输出一 700V的电压信号。参照图4，在进行人体放电测试时，一高达2KV的静电高电压会由焊垫322进入至该上侧单元32的电路中。当该ESD箝位电路326尚未致动时，该高电压会施加至该齐纳二极管D1、该电阻R2和该NMOS晶体管N1上。该电阻R2的阻值优选用以降低该NMOS晶体管N1的源极和漏极间的电压降。在本发明一较佳实施例中，该静电高电压值减去该箝位组件342上的电压降和该电阻R2上的电压降的总和后会大于该NMOS晶体管N1的崩溃电压值700V。因此，通过插入该电阻R2，在该ESD箝位电路326尚未致动时，该NMOS晶体管N1仍可通过静电高电压测试而不致烧毁。
本发明的技术内容及技术特点已公开如上，然而熟悉本项技术的人仍可能基于本发明的教示 及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的范围，而应包括各种不背离本发明的替换及修饰，并为权利要求所涵盖。
权利要求
1.一种具有静电放电保护效应的电子装置，其特征在于，该电子装置包含 一上侧单元，包含一第一焊垫、一第二焊垫和连接于该第一焊垫和该第二焊垫之间的一静电放电保护电路； 一下侧单元，包含一第三焊垫、一第四焊垫和连接于该第三焊垫和该第四焊垫之间的一静电放电保护电路；以及 一电平转换电路，连接于该上侧单元的该第一焊垫和该下侧单元的该第四焊垫之间，该电平转换电路包含 一第一电阻，连接于该第一焊垫和一第一节点之间； 一箝位组件，连接至该第一焊垫和一第二节点之间； 一第二电阻，连接于该第一节点和该第二节点之间 '及 一第一 N型晶体管，其源极和本体共同连接至该第四焊垫，其漏极连接至该第一节点，且其栅极连接至该下侧单元。
2.根据权利要求I所述的电子装置，其特征在于，其中当该第一焊垫接收一高压静电压时，该高压静电压值减去该箝位组件上的电压降和该第二电阻上的电压降之总和后大于该第一 N型电晶的崩溃电压值。
3.根据权利要求2所述的电子装置，其特征在于，其中该箝位组件为一齐纳二极管。
4.根据权利要求I所述的电子装置，其特征在于，其中该第一焊垫用以接收一第一高电压，该第二焊垫用以接收一第二高电压，且该齐纳二极管导通时的电压差小于该第一高电压和该第二高电压的差值。
5.根据权利要求I所述所述的电子装置，其特征在于，其中该上侧单元包含串联连接在该第一焊垫和该第二焊垫之间的一第一 P型晶体管和一第二 N型晶体管，且该第一 P型晶体管的一栅极和该第二 N型晶体管的一栅极连接至该第二节点。
6.根据权利要求I所述的电子装置，其特征在于，其中该下侧单元包含串联连接于该第三焊垫和该第四焊垫之间的一第二 P型晶体管和一第三N型晶体管，且该第二 P型晶体管的一漏极和该第三N型晶体管的一漏极连接至该第一 N型晶体管的该栅极。
7.根据权利要求I所述的电子装置，其特征在于，其中该第一电阻的阻值是根据该第一N型晶体管的工作电流而调整。
全文摘要
本发明公开一种具有静电放电保护效应的电子装置。该电子装置包含一上侧单元、一下侧单元以及一电平转换电路。该上侧单元包含一第一焊垫和一第二焊垫。该下侧单元包含一第三焊垫和一第四焊垫。该电平转换电路连接于该上侧单元的该第一焊垫和该下侧单元的该第四焊垫之间。该电平转换电路包含一第一电阻、一箝位组件、一第二电阻和一N型晶体管。该第一电阻连接于该第一焊垫和一第一节点之间。该箝位组件连接至该第一焊垫和一第二节点之间。该第二电阻连接于该第一节点和该第二节点之间。该N型晶体管的源极和本体共同连接至该第四焊垫，漏极连接至该第一节点，且栅极连接至该下侧单元。
文档编号H02H9/04GK102904236SQ20111028743
公开日2013年1月30日 申请日期2011年9月15日 优先权日2011年7月28日
发明者吴坤泰, 王建国 申请人:瑞鼎科技股份有限公司