专利名称：正高压电荷泵的制作方法
技术领域：
本发明涉及集成电路技术领域，特别是涉及一种正高压电荷泵。
背景技术：
电荷泵电路作为EEPROM/Flash存储器的基本模块之一，很大程度上决定了EEPROM/Flash的初始编程/擦除/读取速度。随着集成电路制造工艺的进步、对低功耗的追求，集成电路的电源电压不断下降。另一方面，在Flash存储器中，单元的编程/擦除操作所需高电压有所下降，但远远慢于电源电压的下降速度。这样使得在集成电路的不断发展过程中电荷泵电路逐步显现出其重要的作用和地位。在EEPROM/Flash存储器的设计中，对各种高性能电荷泵的研究逐渐成为当前集成电路研究的热点之一。电荷泵也称为开关电容式电压变换器，是一种利用所谓的“快速”(flying)或“泵 送”电容(而非电感或变压器)来储能的DC-DC(直流-直流变换器)。它们能使输入电压升高或降低，也可以用于产生负电压电荷泵，其利用内部的场效应晶体管(Field EffectTransistor, FET)开关阵列以一定的方式控制电容上电荷的传输,通常以时钟信号控制电荷泵中电容的充放电，从而使输入电压以一定的方式升高(或降低)，以达到所需要的输出电压。最早的理想CMOS电荷泵模型是J. Dickson在1976年提出的，其基本思想是利用二极管接法的MOS管限制电荷的单向流动，并通过电容对电荷的积累效应而产生高压，当时这种电路是为了提供可擦写EPROM所需要的电压。后来J. Witters、Toru Tranzawa等人对J. Dickson的电荷泵模型进行改进，提出了比较精确的理论模型，并通过实验加以证实提出了一系列理论公式。随着集成电路的不断发展，按照按比例缩小原则，电源电压不断下降，而在一些电路应用中，所需电压不能按照工艺的缩小而下降，这样电荷泵在集成电路中的应用越来越广泛了。在标准的集成电路工艺中，NMOS均制作在同一衬底之上，这样使得在NMOS作为开关的电荷泵中存在严重的衬底偏置效应。PMOS作为开关，其衬底可以单独引出，不存在衬底偏置效应，能够很好地克服NMOS作为开关时的衬底偏置效应，显著地减小电压传输过程中由于开关引起的电压损失。图I为四级Dickson正高压电荷泵电路原理图。图中符号T表示输入电压源，符号^表示NMOS管，其中CKl和CK2为两相不交叠的时钟信号。图2为PMOS作为开关的四级Dickson正高压电荷泵电路原理图，符号良示PMOS 管。时钟的摆幅、MOS管的阈值和寄生电容等因素决定了每一级电荷泵电压所能抬升(或降低)的电压最大幅值。MOS管阈值的存在和升高直接影响到电荷泵每一级泵送的电荷量，从而最终影响输出电压的上升速度和最高可输出电压。
发明内容
(一 )要解决的技术问题本发明要解决的技术问题是在PMOS为开关的电荷泵中，如何缩小电压上升时间，提高电压上升速度。(二)技术方案为了解决上述技术问题，本发明提供一种正高压电荷泵，包括多级串联的电荷泵电路，以及一级输出电路，所述输出电路的输入端与最后一级所述电荷泵电路的输出端连接；其中，每一级所述电荷泵电路包括一个NMOS管、两个PMOS管和一个电容器，所述 电容器的一端、第一 PMOS管的漏极和衬底，以及第二 PMOS管的源极和衬底相连在一起，并作为本级电荷泵电路的输出端，第二 PMOS管的漏极、NMOS管的漏极和第一 PMOS管栅极相连在一起；所述NMOS管的栅极与控制信号相连，所述电容器的另一端与时钟信号相连，所述NMOS管的源极、衬底接地，第一 PMOS管的源极与第二 PMOS管的栅极相连，作为本级电荷泵电路的输入端，与输入电压或上一级电荷泵电路的输出端相连。所述输出电路为所述电荷泵电路去除电容器之后形成的电路。优选地，所述电荷泵电路有四级，第一级、第三级电荷泵电路中的电容的另一端与第一时钟信号CKl连接，第二级和第四级电荷泵电路中的电容的另一端与第二时钟信号CK2连接，第一级、第三级电荷泵电路以及所述输出电路中的NMOS管的栅极与第一控制信号CTLl连接，第二级、第四级电荷泵电路中的NMOS管的栅极与第二控制信号CTL2连接，第一时钟信号CKl与第二时钟信号CK2两相不交叠。优选地，第一控制信号CTLl依据第一时钟信号CKl产生，第二控制信号CTL2依据第二时钟信号CK2产生。优选地，第一控制信号CTLl的上跳沿晚于相应第一时钟信号CKl的下跳沿，第二控制信号CTL2的上跳沿晚于相应第二时钟信号CK2的下跳沿；第一控制信号CTLl的下跳沿早于相应第一时钟信号CKl的上跳沿，第二控制信号CTL2的下跳沿早于相应第二时钟信号CK2的上跳沿。(三)有益效果上述技术方案具有如下优点通过增加辅助电路降低电荷泵电路中PMOS栅极电压，提高其栅极与源极的电压差，使开关导通时PMOS栅压为零，从而减小导通时的电压损失并提高PMOS导通性能，从而增强开关泵送电荷能力。
图I为NMOS为开关的四级Dickson正高压电荷泵电路原理图；图2为PMOS为开关的四级Dickson正高压电荷泵电路原理图；图3为依照本发明一种实施方式的单级正高压电荷泵的电路原理图；图4为依照本发明一种实施方式的正高压电荷泵输出级的电路原理图；图5为依照本发明一种实施方式的四级正高压电荷泵的电路原理图；图6为依照本发明一种实施方式的输入信号波形示意图；图7为依照本发明一种实施方式的四级正高压电荷泵与四级PMOS开关Dickson正高压电荷泵输出最高电压-输出负载电流曲线对比图；图8为依照本发明一种实施方式的四级正高压电荷泵与四级PMOS开关Dickson正高压电荷泵输出电压上升时间-输出负载电流曲线对比图；图9为依照本发明一种实施方式的四级正高压电荷泵与四级PMOS开关Dickson正高压电荷泵输出电压上升斜率-输出负载电流曲线对比图；图10为依照本发明一种实施方式的二级、五级、八级正高压电荷泵与二级、五级、八级PMOS开关Dickson正高压电荷泵输出最高电压-输出负载电流曲线对比图；图11为依照本发明一种实施方式的二级、五级、八级正高压电荷泵与二级、五级、八级PMOS开关Dickson正高压电荷泵输出电压上升时间-输出负载电流曲线对比图；图12为依照本发明一种实施方式的二级、五级、八级正高压电荷泵与二级、五级、八级PMOS开关Dickson正高压电荷泵输出电压上升斜率_输出负载电流曲线对比图。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。本发明的核心思想为增加辅助电路降低电荷泵电路中PMOS栅极电压，其中PMOS电荷泵主支路，在PMOS栅极电压控制辅助支路的控制下，对电荷进行单向流通，积累电荷达到抬升电压的作用；PM0S栅极电压控制辅助支路利用PMOS电荷泵主支路中电压节点及输入控制信号控制PMOS电荷泵主支路中PMOS开关管栅极电压，提高栅极与源极的电压差，使开关导通时PMOS栅压为零，提高其栅极与源极的电压差，提高其电荷传输能力，从而提高电荷泵最大可输出电压，减小电荷泵输出电压上升时间，减小导通时的电压损失并提高PMOS导通性能，提高电压上升速度，从而增强开关泵送电荷能力。整体电路包括两个部分一、PMOS电荷泵主支路；二、PMOS栅极电压控制辅助支路。第一部分PMOS电荷泵主支路利用PMOS开关，结合时钟信号，控制电容中电荷的流动方向；第二部分PMOS栅极电压控制辅助支路动态地控制第一部分中PMOS开关栅极电压，从而达到提高第一部分PMOS电荷泵主支路中PMOS开关管导通能力的作用，最终在相同的电路条件下，提高了电路最终可输出电压，并减小了电压上升时间。具体地，如图4所示，依照本发明一种实施方式的四级PMOS开关电荷泵，包括PMOS开关电荷泵主支路，由五个PMOS管(MP0 MP4)及四个电容器组成；PM0S栅极电压控制辅助支路，由五个辅助PMOS管MPXO MPX4及五个辅助NMOS管MNXO MNX4组成。其中，第一 PMOS管MPO的源极、第一辅助PMOS管MPXO的栅极与输入电压VDD相连，第一至第四电容器Cl C4的一端分别与第一至第四PMOS管MPO MP3漏极及衬底相连，第一至第四电容器Cl C4的一端还分别与第一至第四辅助PMOS管MPXO MPX3源极及衬底相连，第一至第四电容器Cl C4的一端还分别与第二至第五PMOS管MPl MP4源极相连，此外，第一至第四电容器Cl C4的一端还分别与第二至第五辅助PMOS管MPXl MPX4栅极相连，第一、第三电容器C1、C3的另一端与两相时钟信号的第一时钟信号CKl相连,第二、第四电容器的另一端与两相时钟信号的第二时钟信号CK2相连，第一至第五PMOS管MPO MP4栅极分别与第一至第五辅助PMOS管MPXO MPX4漏极相连，此外，第一至第五PMOS管MPO MP4栅极还与第一至第五辅助NMOS管MNXO MNXl漏极相连，第一至第五辅助NMOS管MNXO MNX4源极及衬底连接至地，第一、第三、第五辅助NMOS管栅极连接至两个控制信号中的第一个控制信号CTL1，第二、第四辅助NMOS管栅极连接至两个控制信号中的第二个控制信号CTL2。第五PMOS管MP4漏极和衬底连接在一起，第五辅助PMOS管MPX4源极和衬底连接在一起，作为电压输出端Vout。其中，如附图6所示，两个控制信号(CTL1、CTL2)依据两相时钟信号产生，有如下特点第一控制信号CTLl的上跳沿略晚于相应第一时钟信号CKl的下跳沿，第二控制信号CTL2的上跳沿略晚于相应第二时钟信号CK2的下跳沿；第一控制信号CTLl的下跳沿略早于相应第一时钟信号的上跳沿，第二控制信号CTL2的下跳沿略早于相应第二时钟信号的上跳沿。两相不交叠的时钟信号CK1、CK2与控制信号CTL1、CTL2共同决定PMOS开关管的状态，使PMOS开关管源极与栅极的电压差增大，提高PMOS开关管导通能力，减小电压损失，提高最终输出电压，减小电荷泵的上升时间。其具体工作过程如下当CKl为低电平、CK2为高电平开始时，CTLl、CTL2均为低电平，MPO管左端电压高于右端电压，MPO导通，VDD将 节点NI充电至V1 ’ = VDD-1 Vthp I，其中Vthp为MPO的阈值电压，此时MPXO管栅极电压低于源极电压，MPXO断开，CTLl为0，MNXO也断开，Xl成为悬浮节点；之后，CTLl为1，MNXO导通对Xl节点泄放电荷，使得MPO管栅极为0，MPO导通能力增强，并由于源极电压与栅极电压的差值(VDD-0 = VDD)大于PMOS管阈值的绝对值，VDD再次对NI节点充电至Vlp = VDD ；然后CTLl变为0，MNXO断开，Xl再次成为悬浮节点；当CKl转换为高电平CK2转换为低电平时，NI节点电平上升，MPXO栅极电压低于源极电压将开始导通，对Xl充电，同时MPl管源极电压也将高于栅极电压，MPl管导通，此时节点N1、N2、X1进行电荷传输，其中NI与Xl电位相同，N2节点比两者略低一个PMOS阈值电压，MPO管断开；之后CTL2转换为高电平，MNXl管导通，将节点X2放电至0，MPl管导通能力增强，不再存在阈值损失，节点N1、X1、N2达到共同电平V1 (VDD < V1 < Vlp+VDD = 2VDD);然后CTL2转换至低电平，MNXl断开，X2变为悬浮节点；随着CKl转换为低电平CK2转坏为高电平，NI节点电平被CKl信号通过电容Cl拉至V1-VDD < VDD, VDD再次将节点NI充电，N2节点电平被CK2信号通过电容C2抬升至Vi+VDD，MP2导通，节点N2对节点N3充电；之后，CTLl变为高电平，MNXO、MNX2导通，XI、X3被拉至0，节点NI再次被充电至VDD，节点N2、N3进行没有阈值损失的电荷分享。随着时钟信号和控制信号的不断翻转，电荷不断从VDD传至节点Vout (即输出端)，使得输出端电荷不断积累，电压不断被抬升。对图2所示的PMOS开关Dickson电荷泵以及本发明的电荷泵进行仿真，图7给出了随着负载电流的变化，输出电压最大值的数据，可以看出，由于该发明原理提高了电荷泵中PMOS管的电荷传输能力，所设计电荷泵与普通PMOS开关Dickson电荷泵相比，在相同的负载电流下能够提供更高的输出电压。图8给出了随着负载电流的变化，输出端电压由0上升至输出电压相应最大值80%所需的时间曲线,可以看出，所设计电荷泵与普通PMOS开关Dickson电荷泵相比,在相同负载电流情况下，能够在更短的时间内达到最大输出电压的80%。图9给出了随着负载电流的变化，输出端电压由0上升至输出电压相应最大值80%过程中的平均斜率比较图，可以看出，所设计电荷泵与普通PMOS开关Dickson电荷泵相比，在相同的负载电流下，明显的具有更高的上升斜率。
图10给出了不同级数(二级、五级、八级)情况下，输出电压最大值随负载电流大小变化曲线的比较结果，可以看出，对于不同级数电荷泵情况下，所设计电荷泵均能提供比原来较高的输出电压，且随着负载电流的增大，优势愈加明显。图11给出了不同级数(二级、五级、八级)情况下，上升时间随负载电流大小变化曲线的比较结果，可以看出，所设计电荷泵与普通PMOS开关Dickson电荷泵相比，在相同的负载电流情况下，均能够更快的达到最大输出电压的80%。图12给出了不同级数(二级、五级、八级)情况下，电压上升斜率随负载电流大小变化曲线的比较结果，可以看出，随着电荷泵级数的增加，所设计电路电压上升斜率有所下降，但与普通PMOS开关Dickson电荷泵相比仍有明显更大的上升斜率。
由以上实施例可以看出，本发明通过增加辅助电路降低电荷泵电路中PMOS栅极电压，提高其栅极与源极的电压差，使开关导通时PMOS栅压为零，从而减小导通时的电压损失并提高PMOS导通性能，从而增强开关泵送电荷能力。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
权利要求
1.一种正高压电荷泵，其特征在于，包括多级串联的电荷泵电路，以及一级输出电路，所述输出电路的输入端与最后一级所述电荷泵电路的输出端连接； 其中，每一级所述电荷泵电路包括一个NMOS管、两个PMOS管和一个电容器，所述电容器的一端、第一 PMOS管的漏极和衬底，以及第二 PMOS管的源极和衬底相连在一起，并作为本级电荷泵电路的输出端，第二 PMOS管的漏极、NMOS管的漏极和第一 PMOS管栅极相连在一起；所述NMOS管的栅极与控制信号相连，所述电容器的另一端与时钟信号相连，所述NMOS管的源极、衬底接地，第一 PMOS管的源极与第二 PMOS管的栅极相连，作为本级电荷泵电路的输入端，与输入电压或上一级电荷泵电路的输出端相连。
所述输出电路为所述电荷泵电路去除电容器之后形成的电路。
2.如权利要求I所述的正高压电荷泵，其特征在于，所述电荷泵电路有四级，第一级、第三级电荷泵电路中的电容的另一端与第一时钟信号CKl连接，第二级和第四级电荷泵电路中的电容的另一端与第二时钟信号CK2连接，第一级、第三级电荷泵电路以及所述输出电路中的NMOS管的栅极与第一控制信号CTLl连接，第二级、第四级电荷泵电路中的NMOS管的栅极与第二控制信号CTL2连接，第一时钟信号CKl与第二时钟信号CK2两相不交叠。
3.如权利要求2所述的正高压电荷泵，其特征在于，第一控制信号CTLl依据第一时钟信号CKl产生，第二控制信号CTL2依据第二时钟信号CK2产生。
4.如权利要求3所述的正高压电荷泵，其特征在于，第一控制信号CTLl的上跳沿晚于相应第一时钟信号CKl的下跳沿，第二控制信号CTL2的上跳沿晚于相应第二时钟信号CK2 的下跳沿；第一控制信号CTLl的下跳沿早于相应第一时钟信号CKl的上跳沿，第二控制信号CTL2的下跳沿早于相应第二时钟信号CK2的上跳沿。
全文摘要
本发明涉及集成电路技术领域，公开了一种正高压电荷泵，包括多级串联的电荷泵电路，以及一级输出电路，所述输出电路的输入端与最后一级所述电荷泵电路的输出端连接。本发明通过增加辅助电路降低电荷泵电路中PMOS栅极电压，提高其栅极与源极的电压差，使开关导通时PMOS栅压为零，从而减小导通时的电压损失并提高PMOS导通性能，从而增强开关泵送电荷能力。
文档编号H02M3/07GK102710122SQ20121018406
公开日2012年10月3日 申请日期2012年6月5日 优先权日2012年6月5日
发明者丁健平, 康晋峰, 张兴, 杜刚, 王源, 高晓敏, 黄鹏 申请人:北京大学