专利名称：具有并联连接的多个开关元件的功率用半导体装置的制作方法
技术领域：
本发明涉及在电力变换设备等中所使用的功率用半导体装置。
背景技术：
功率MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor :金属氧化物半导体场效应晶体管)或IGBT (Insulated Gate Bipolar Transistor :绝缘栅双极晶体管)等功率用半导体元件被用于电动机驱动用逆变器(inverter)、不间断电源装置以及频率变换装置等电力设备的控制。由于这些电力设备的额定电压以及额定电流有增加的趋势，所以，也要求功率用半导体元件高耐压化以及大电流化。作为使能由功率用半导体元件控制的电流量增大的方法，已知将多个功率用半导体元件并联连接的方法(例如，参照日本特开2000-92820号公报)。 在如上述文献那样多个功率用半导体元件并联连接的情况下，这些多个元件通常使用相同的驱动信号，由此同时进行开关。因此，功率用半导体元件的并联数越多或者开关频率越高，开关损失(接通(turn-on)损失以及关断(turn-off)损失)越增大。作为用于使并联连接的功率用半导体元件的关断损失减少的方法，例如，已知日本特开平5-291913号公报中记载的方法。在该文献的方法中，具有低饱和电压以及长下降时间的第一 IGBT和具有高饱和电压以及短下降时间的第二 IGBT并联连接，在第二 IGBT的栅极插入有输入电阻。当以共同的驱动信号使第一以及第二 IGBT工作时，第二 IGBT的断开时间点比第一 IGBT的断开时间点延迟，所以，能够基于第二 IGBT的短下降时间进行关断工作。虽然不以开关损失的减少为目的，但是，在日本特开平6-209565号公报和日本特开平6-209666号公报中记载了类似的技术。在上述文献中都公开了将由主半导体元件和与其并联连接的检测用半导体元件构成的开关电路串联连接的结构。具体地说，在前者的日本特开平6-209565号公报所记载的技术中，主半导体元件的栅极和栅极驱动电路经由截止延迟电路而连接，检测用半导体元件的栅极和栅极驱动电路经由导通延迟电路而连接。在后者的日本特开平6-209666号公报所记载的技术中，检测用半导体元件的栅极和栅极驱动电路经由截止延迟电路而连接，主半导体元件的栅极和栅极驱动电路经由导通延迟电路而连接。在上述的日本特开平5-291913号公报中，虽然考虑了开关损失的减少，但是，仅关注关断损失的减少而未考虑接通损失。并且，由于该文献中所记载的方法是将具有低饱和电压以及长下降时间的第一 IGBT和具有高饱和电压以及短下降时间的第二 IGBT并联连接的方法，所以，在具有相同的特性的功率用半导体元件并联连接的情况下不能够应用。
发明内容
本发明的目的在于在将多个功率用半导体元件并联连接的情况下，使开关损失比以往减少。
本发明的一个方面的功率用半导体装置具备彼此并联连接的第一以及第二功率用半导体元件和驱动控制部。驱动控制部根据从外部反复接收的导通指令以及截止指令，使第一以及第二功率用半导体元件的每一个成为导通状态或截止状态。具体地说，驱动控制部针对导通指令能够切换为使第一以及第二功率用半导体元件同时成为导通状态的情况和使第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态的情况。驱动控制部针对截止指令使第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态。根据本发明，针对导通指令，能够切换为使第一以及第二功率用半导体元件同时成为导通状态的情况和彼此错开定时地成为导通状态的情况，针对截止指令，使第一以及第二功率用半导体元件彼此错开定时地成为截止状态。因此，本发明的主要的优点是能够使开关损失比以往减少。本发明的上述以及其他目的、特征、方面和优点根据与附图关联地理解的关于本 发明的以下详细的说明将会变得清楚。
图I是本发明的实施方式I的功率用半导体装置200的结构图。图2是示出驱动信号DS和功率用半导体元件Q1、Q2的栅极电压的关系的定时图。图3是示出在导通状态时流过IGBTQ1、Q2的总电流(total current)It的大小和(A)接通损失Eon以及(B)关断损失Eoff的大小的关系的图。图4是用于对IGBTQ1、Q2的关断时的定时控制进行说明的概念图。图5是不出IGBT的开关损失和集电极电流的关系的图。图6是示出IGBT的开关损失和栅极电阻的关系的图。图7是示出集电极电流密度Jc和饱和电压VCE (sat)的关系的图。图8是示出关断损失Eoff和饱和电压VCE (sat)的关系的图。图9是示出IGBT的集电极电流Ic和接通损失Eon的关系的图。图10是示出在使并联连接的IGBT依次进行开关的情况下的模拟结果的图。图11是图10的接通时的放大图。图12是图10的关断时的放大图。图13是示出在对并联连接的IGBT同时进行向导通状态的切换、依次进行向截止状态的切换的情况下的模拟结果的图。图14是图13的接通时的放大图。图15是图13的关断时的放大图。图16是示出流过并联连接的IGBTQ1、Q2的总电流It和接通损失Eon的关系的图。图17是示出本发明的实施方式2的功率用半导体装置201的结构的电路图。图18是示出从图17的集成电路5输出的控制信号的定时图的一个例子的图。图19是示出本发明的实施方式3的功率用半导体装置202的结构的电路图。图20是示出从图19的集成电路5a输出的控制信号的定时图的一个例子的图。图21是示出本发明的实施方式4的功率用半导体装置203的结构的电路图。
图22是示出本发明的实施方式5的功率用半导体装置204的结构的电路图。图23是示出从图22的集成电路5b输出的控制信号的定时图的一个例子的图。图24是示出本发明的实施方式6的功率用半导体装置205的结构的电路图。图25是示出本发明的实施方式7的功率用半导体装置206的结构的电路图。图26是示出本发明的实施方式8的功率用半导体装置207的结构的电路图。图27是示出本发明的实施方式9的功率用半导体装置208的结构的电路图。图28是示出从图27的集成电路5d输出的控制信号的定时图的一个例子的图。图29是示出本发明的实施方式10的功率用半导体装置209的结构的电路图。
图30是示出本发明的实施方式11的功率用半导体装置210的结构的电路图。图31是用于对在本发明的实施方式12的功率用半导体装置中所使用的IGBTQ1、Q2的规格进行说明的图。图32是本发明的实施方式13的变形例的功率用半导体装置211的结构图。图33是用于对在实施方式2、9、10的功率用半导体装置201、208、209中利用驱动控制部101、108、109进行的IGBTQl、Q2的开关控制方法的变形例进行说明的图。图34是用于对在实施方式5、11的功率用半导体装置204、210中利用驱动控制部104、110进行的IGBTQ1、Q2的开关控制方法的变形例进行说明的图。图35是用于对在实施方式2、9、10的功率用半导体装置201、208、209中利用驱动控制部101、108、109进行的IGBTQ1、Q2的开关控制方法的另一变形例进行说明的图。图36是示出本发明的实施方式19的功率用半导体装置212的结构的电路图。图37是示出图36的电流检测传感器99的输出波形的一个例子的图。图38是示出本发明的实施方式20的功率用半导体装置213的结构的电路图。图39是示出本发明的实施方式21的功率用半导体装置214的结构的电路图。图40是示出本发明的实施方式22的功率用半导体装置215的结构的电路图。
具体实施例方式以下，参照附图详细地对本发明的实施方式进行说明。再有，对相同或者相当的部分标注相同的附图标记并且不重复其说明。<实施方式1>
[功率用半导体装置200的结构]
图I是本发明的实施方式I的功率用半导体装置200的结构图。参照图1，功率用半导体装置200包含在高电压节点HV和接地节点GND之间彼此并联连接的功率用半导体元件QU Q2和驱动控制部100。在图I中，作为功率用半导体元件Ql、Q2而例示了 IGBT，但是，也可以是功率MOSFET或双极晶体管等其他半导体元件。以下，也将功率用半导体元件Q1、Q2分别记载为IGBTQ1、Q2。IGBTQ1、Q2的集电极所连接的高电压节点HV与控制对象的电力设备连接，被施加高电压。驱动控制部100根据从外部接收的驱动信号DS的逻辑电平，使IGBTQl、Q2切换为导通状态或截止状态。本实施方式的驱动控制部100在接收到高电平(H电平)的驱动信号DS时，使功率用半导体元件Ql、Q2成为导通状态，在接收到低电平(L电平)的驱动信号DS时，使功率用半导体元件Ql、Q2成为截止状态。也将H电平的驱动信号DS称为导通指令，也将L电平的驱动信号DS称为截止指令。将导通指令和截止指令交替反复地施加到驱动控制部100。驱动控制部100的具体的结构例在实施方式2后面进行说明。[功率用半导体装置200的工作]
图2是示出驱动信号DS和功 率用半导体元件Ql、Q2的栅极电压的关系的定时图。参照图I、图2，驱动控制部100在接收导通指令而使IGBTQl、Q2切换为导通状态时，能够在使IGBTQUQ2同时成为导通状态的情况和使IGBTQ1、Q2中的一个(例如，IGBTQ1)先成为导通状态、之后使另一个成为导通状态的情况之间进行切换。并且，驱动控制部100在接收截止指令而使IGBTQ1、Q2切换为截止状态时，能够在使IGBTQ1、Q2同时成为截止状态的情况和使IGBTQ1、Q2中的一个(例如，IGBTQl)先成为截止状态、之后使另一个成为截止状态的情况之间进行切换。对IGBTQ1、Q2同时进行开关还是错开定时地分别独立地进行开关，根据在接收导通指令IGBTQl、Q2为导通状态(导通状态)时分别流过IGBTQl、Q2的主电流II、12(或将主电流Il和12进行合成后的总电流It)的大小来决定。具体地说，在实施方式I的情况下，流过功率用半导体元件Ql、Q2的总电流It根据大小而被分为三个区域。在图2 (A)中示出总电流It的大小比较小的情况。在该情况下，在时刻tl，当驱动信号DS从L电平切换为H电平时，驱动控制部100对IGBTQl的栅极施加H电平的电压，从而使IGBTQl切换为导通状态。在此后的时刻t2，驱动控制部100对IGBTQ2的栅极施加H电平的电压，从而使IGBTQ2切换为导通状态。在时刻t3，当驱动信号DS从H电平切换为L电平时，驱动控制部100对IGBTQl的栅极施加L电平的电压，从而使IGBTQl切换为截止状态。在此后的时刻t4，驱动控制部100对IGBTQ2的栅极施加L电平的电压，从而使IGBTQ2切换为截止状态。因此，在接通时，主要在先接通的IGBTQl中产生开关损失(接通损失Eon)，在关断时，主要在后关断的IGBTQ2中产生开关损失(关断损失Eoff)。在图2 (B)中示出总电流It的大小为中等程度的情况。在该情况下，在时刻tl，当驱动信号DS从L电平切换为H电平时，驱动控制部100对IGBTQl、Q2这二者的栅极施加H电平的电压，从而使IGBTQl、Q2同时切换为导通状态。在时刻t3，当驱动信号DS从H电平切换为L电平时，驱动控制部100对IGBTQl的栅极施加L电平的电压，从而使IGBTQl切换为截止状态。在此后的时刻t4，驱动控制部100对IGBTQ2的栅极施加L电平的电压，从而使IGBTQ2切换为截止状态。因此，在接通时，在IGBTQl、Q2这二者中产生开关损失(接通损失Eon)。在关断时，主要在后关断的IGBTQ2中产生开关损失(关断损失Eoff)。在图2 (C)中示出总电流It的大小比较高的情况。在该情况下，在时刻tl，当驱动信号DS从L电平切换为H电平时，驱动控制部100对IGBTQ1、Q2这二者的栅极施加H电平的电压，从而使IGBTQl、Q2同时切换为导通状态。在时刻t3，当驱动信号DS从H电平切换为L电平时，驱动控制部100对IGBTQ1、Q2这二者的栅极施加L电平的电压，从而使IGBTQl、Q2同时切换为截止状态。因此，在接通时和关断时都在IGBTQl、Q2这二者中产生开关损失。在上述中，在错开定时地对IGBTQ1、Q2依次进行开关的情况下，使IGBTQl比IGBTQ2先切换为导通状态或截止状态，但是，在IGBTQl、Q2的特性相同的情况下，对哪一个先进行开关都可以。[以图2(A) (C)的方法进行开关控制的理由]
接着，对以上述的方法进行IGBTQ1、Q2的开关控制的理由进行说明。
图3是示出在导通状态时流过IGBTQl、Q2的总电流It的大小和(A)接通损失Eon以及(B)关断损失Eoff的大小的关系的图。在图3中，接通损失Eon以及关断损失Eoff以驱动信号DS的每一个脉冲(Pulse)消耗的功率(mj)来表示。将彼此错开定时地使IGBTQ1、Q2分别单独地进行开关的情况记载为一个芯片(1P)，将使IGBTQl、Q2同时进行开关的情况记载为两个芯片(2P)。参照图3(A)，在流过IGBTQ1、Q2的总电流It比某个阈值Ithl小的情况下，彼此错开定时地使IGBTQ1、Q2分别单独地成为导通状态与同时成为导通状态相比，接通损失Eon变小。在总电流It比阈值Ithl大的情况下，使IGBTQ1 、Q2同时成为导通状态与使IGBTQ1、Q2分别单独地成为导通状态相比，接通损失Eon变小。因此，图I的驱动控制部100在总电流It为阈值Ithl以下的情况下，如图2 (A)所示，使IGBTQl先成为导通状态，之后使IGBTQ2成为导通状态。驱动控制部100在总电流It比阈值Ithl大的情况下，如图2 (B)所示，使IGBTQ1、Q2同时成为导通状态。由此，与以往相比能够使接通损失Eon减少。参照图3 (B)，在关断损失Eoff的情况下，不依赖于流过导通状态的IGBTQ1、Q2的总电流It的大小，彼此错开定时地使IGBTQ1、Q2分别单独地成为截止状态与同时成为截止状态相比，关断损失Eoff变小。因此，如图2 (A)、(B)所示，图I的驱动控制部100使IGBTQl先成为截止状态，之后使IGBTQ2成为截止状态。由此，与使IGBTQl、Q2同时成为截止状态的情况相比，能够使关断损失Eoff减少。但是，在使IGBTQl、Q2分别单独地成为截止状态的情况下，当流过IGBTQl、Q2的总电流It超过每一个元件的最大额定值时，后成为截止状态的元件可能被破坏。因此，为了防止破坏的元件，在总电流It接近于每一个元件的最大额定值的情况下，如图2 (C)所示，使IGBTQ1、Q2同时成为截止状态。图4是用于对IGBTQ1、Q2的截止时的定时控制进行说明的概念图。参照图4，将IGBTQl、Q2每一个元件的主电流的最大额定值设为IR。将阈值Ith2设定为比最大额定值IR稍小的值，将阈值Ith3设定为比最大额定值IR的两倍(2X IR)稍小的值。在导通状态下流过IGBTQ1、Q2的总电流It小于阈值Ith2的情况下，图I的驱动控制部100以针对截止指令使IGBTQl、Q2分别单独地依次成为截止状态的方式进行控制。在总电流It为阈值Ith2以上且小于阈值Ith3的情况下，驱动控制部100以针对截止指令使IGBTQ1、Q2同时成为截止状态的方式进行控制。虽然与每一个元件依次成为截止状态相比关断损失Eoff增加，但是，进行这样的开关控制的目的在于IGBT的短路保护。在总电流It为阈值Ith3以上的情况下进行以与驱动信号DS的逻辑电平无关地使IGBTQ1、Q2这二者均成为截止状态的方式进行控制的短路保护。[得到图3(A)、(B)的开关特性的理由]
接着，对得到图3 (A)、(B)所示的开关特性的理由进行说明。图5是示出IGBT的开关损失和集电极电流的关系的图。在图5中示出接通损失Eon、关断损失Eoff以及反向恢复工作时的开关损失Err的集电极电流Ic依赖性。图6是示出IGBT的开关损失和栅极电阻的关系的图。在图6中示出接通损失Eon、关断损失Eoff、以及反向恢复工作时的开关损失Err的栅极电阻RG依赖性。图5、图6所示的特性图摘选自三菱电机制的IGBT模块(型号CM600HX-24A)的数据表。(I.关断损失 Eoff)参照图5，关断损失Eoff以集电极电流Ic的幂函数来表示(S卩，在图5所示的双对数曲线(double logarithmic graph)中，关断损失Eoff与集电极电流Ic成比例)。当以记号“ ~ ”来表示指数时，关断损失EofT能够使用常数a、b表达成
权利要求
1.一种功率用半导体装置，其中，具备 彼此并联连接的第一以及第二功率用半导体元件；以及 驱动控制部，根据从外部反复接收的导通指令以及截止指令，使所述第一以及第二功率用半导体元件的每一个成为导通状态或者截止状态， 所述驱动控制部针对所述导通指令能够在使所述第一以及第二功率用半导体元件同时成为导通状态的情况和使所述第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态的情况之间进行切换， 所述驱动控制部针对所述截止指令使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态。
2.如权利要求I所述的功率用半导体装置，其中， 所述功率用半导体装置还具备电流检测部，对流过所述第一以及第二功率用半导体元件的至少一个的电流或者流过这两者的电流的和进行检测， 所述驱动控制部进行如下的判定工作在接收所述导通指令使所述第一以及第二功率用半导体元件成为导通状态时，判定由所述电流检测部得到的电流检测值是否为第一阈值以下， 所述驱动控制部在所述电流检测值为所述第一阈值以下的情况下，针对在到下次的所述判定工作之前的期间接收的所述导通指令，使所述第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态， 所述驱动控制部在所述电流检测值超过所述第一阈值的情况下，针对在到下次的所述判定工作之前的期间接收的所述导通指令，使所述第一以及第二功率用半导体元件同时成为导通状态。
3.—种功率用半导体装置，其中，具备 彼此并联连接的第一以及第二功率用半导体元件；以及 驱动控制部，根据从外部反复接收的导通指令以及截止指令，使所述第一以及第二功率用半导体元件的每一个成为导通状态或者截止状态， 所述驱动控制部针对所述导通指令能够在使所述第一以及第二功率用半导体元件同时成为导通状态的情况和使所述第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态的情况之间进行切换， 所述驱动控制部针对所述截止指令能够在使所述第一以及第二功率用半导体元件同时成为截止状态的情况和使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况之间进行切换。
4.如权利要求3所述的功率用半导体装置，其中， 所述功率用半导体装置还具备电流检测部，对流过所述第一以及第二功率用半导体元件的至少一个的电流或者流过这两者的电流的和进行检测， 所述驱动控制部进行如下的判定工作在接收所述导通指令使所述第一以及第二功率用半导体元件成为导通状态时，将由所述电流检测部得到的电流检测值与第一阈值以及比所述第一阈值大的第二阈值分别进行比较， 所述驱动控制部在所述电流检测值为所述第一阈值以下的情况下，针对在到下次的所述判定工作之前的期间接收的所述导通指令，使所述第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态，并且，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态， 所述驱动控制部在所述电流检测值超过所述第一阈值并且为所述第二阈值以下的情况下，针对在到下次的所述判定工作之前的期间接收的所述导通指令，使所述第一以及第二功率用半导体元件同时成为导通状态，并且，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态， 所述驱动控制部在所述电流检测值超过所述第二阈值的情况下，针对在到下次的所述判定工作之前的期间接收的所述导通指令，使所述第一以及第二功率用半导体元件同时成为导通状态，并且，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件同时成为截止状态。
5.一种功率用半导体装置，其中，具备 彼此并联连接的第一以及第二功率用半导体元件；以及 驱动控制部，根据从外部反复接收的导通指令以及截止指令，使所述第一以及第二功率用半导体元件的每一个成为导通状态或者截止状态， 所述驱动控制部针对所述导通指令使所述第一以及第二功率用半导体元件同时成为导通状态， 所述驱动控制部针对所述截止指令能够在使所述第一以及第二功率用半导体元件同时成为截止状态的情况和使所述第一以及第二功率用半导体元件的一个成为截止状态之 后使另一个成为截止状态的情况之间进行切换。
6.如权利要求5所述的功率用半导体装置，其中， 所述功率用半导体装置还具备电流检测部，对流过所述第一以及第二功率用半导体元件的至少一个的电流或者流过这两者的电流的和进行检测， 所述驱动控制部进行如下的判定工作在接收所述导通指令使所述第一以及第二功率用半导体元件成为导通状态时，判定由所述电流检测部得到的电流检测值是否为第二阈值以下， 所述驱动控制部在所述电流检测值为所述第二阈值以下的情况下，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态， 所述驱动控制部在所述电流检测值超过所述第二阈值的情况下，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件同时成为截止状态。
7.如权利要求2、4、6的任意一项所述的功率用半导体装置，其中， 所述第一以及第二功率用半导体元件分别具有主电流的一部分分流流过的感测电极， 所述电流检测部包含 第一检测用电阻元件，与所述第一功率用半导体元件的所述感测电极连接；以及 第二检测用电阻元件，与所述第二功率用半导体元件的所述感测电极连接。
8.—种功率用半导体装置，其中，具备彼此并联连接的第一以及第二功率用半导体元件；以及 驱动控制部，根据从外部反复接收的导通指令以及截止指令，使所述第一以及第二功率用半导体元件的每一个成为导通状态或者截止状态， 所述驱动控制部针对所述导通指令使所述第一以及第二功率用半导体元件同时成为导通状态， 所述驱动控制部针对所述截止指令使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态。
9.如权利要求1、3、5、8的任意一项所述的功率用半导体装置，其中， 导通状态的所述第一功率用半导体元件的饱和电压比所述第二功率用半导体元件的饱和电压小， 所述驱动控制部在针对所述截止指令使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况下，使所述第一功率用半导体元件比所述第二功率用半导体元件先成为截止状态。
10.如权利要求1、3、5、8的任意一项所述的功率用半导体装置，其中， 所述第一以及第二功率用半导体元件分别具有控制电极，在施加到控制电极的电压为阈值电压以下时从导通状态切换为截止状态， 所述第一功率用半导体元件的阈值电压比所述第二功率用半导体元件的阈值电压大， 所述驱动控制部在针对所述截止指令使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况下，使所述第一功率用半导体元件比所述第二功率用半导体元件先成为截止状态。
11.如权利要求1、3、5、8的任意一项所述的功率用半导体装置，其中， 所述第一功率用半导体元件是双极晶体管， 所述第二功率用半导体元件是单极晶体管， 所述驱动控制部在针对所述截止指令使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况下，使所述第一功率用半导体元件比所述第二功率用半导体元件先成为截止状态。
12.如权利要求I或3所述的功率用半导体装置，其中， 所述驱动控制部在针对所述导通指令使所述第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态的情况下，在每次接收所述导通指令时，对先成为导通状态的功率用半导体元件和后成为导通状态的功率用半导体元件进行切换。
13.如权利要求1、3、5、8的任意一项所述的功率用半导体装置，其中， 所述驱动控制部在针对所述截止指令使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况下，在每次接收所述截止指令时，对先成为截止状态的功率用半导体元件和后成为截止状态的功率用半导体元件进行切换。
14.如权利要求1、3、5、8的任意一项所述的功率用半导体装置，其中， 所述第一以及第二功率用半导体元件分别具有控制电极，根据施加到控制电极的电压，切换为导通状态或者截止状态， 所述驱动控制部包含 驱动用电源，连接在第一和第二节点间；控制电路，接收分别与所述导通指令以及所述截止指令对应地使逻辑电平发生变化的驱动信号，输出根据所述驱动信号而变化的第一 第四控制信号； 第一电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第一驱动用晶体管，连接在所述第一电阻元件的另一端和所述第一节点之间，在控制电极接收所述第一控制信号； 第二电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第二驱动用晶体管，连接在所述第二电阻元件的另一端和所述第二节点之间，在控制电极接收所述第二控制信号； 第三电阻元件，一端与所述第二功率用半导体元件的控制电极连接； 第三驱动用晶体管，连接在所述第三电阻元件的另一端和所述第一节点之间，在控制电极接收所述第三控制信号； 第四电阻元件，一端与所述第二功率用半导体元件的控制电极连接；以及第四驱动用晶体管，连接在所述第四电阻元件的另一端和所述第二节点之间，在控制电极接收所述第四控制信号。
15.如权利要求8所述的功率用半导体装置，其中， 所述第一以及第二功率用半导体元件分别具有控制电极，根据施加到控制电极的电压，切换为导通状态或者截止状态， 所述驱动控制部包含 驱动用电源，连接在第一和第二节点间； 控制电路，接收分别与所述导通指令以及所述截止指令对应地使逻辑电平发生变化的驱动信号，输出根据所述驱动信号而变化的第一以及第二控制信号； 第一电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第一驱动用晶体管，连接在所述第一电阻元件的另一端和所述第一节点之间，在控制电极接收所述第一控制信号； 第二电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第二驱动用晶体管，连接在所述第二电阻元件的另一端和所述第二节点之间，在控制电极接收所述第二控制信号； 第一延迟电路，接收所述第一控制信号，使所述第一控制信号的上升沿和下降沿中的一个延迟； 第二延迟电路，接收所述第二控制信号，使所述第二控制信号的上升沿和下降沿中的一个延迟； 第三电阻元件，一端与所述第二功率用半导体元件的控制电极连接； 第三驱动用晶体管，连接在所述第三电阻元件的另一端和所述第一节点之间，在控制电极接收所述第一延迟电路的输出； 第四电阻元件，一端与所述第二功率用半导体元件的控制电极连接；以及第四驱动用晶体管，连接在所述第四电阻元件的另一端和所述第二节点之间，在控制电极接收所述第二延迟电路的输出， 所述第一延迟电路使与所述第三驱动用晶体管向截止状态的切换对应的沿延迟， 所述第二延迟电路使与所述第四驱动用晶体管向导通状态的切换对应的沿延迟。
16.如权利要求5所述的功率用半导体装置，其中， 所述第一以及第二功率用半导体元件分别具有控制电极，根据施加到控制电极的电压，切换为导通状态或者截止状态， 所述驱动控制部包含 驱动用电源，连接在第一和第二节点间； 控制电路，接收分别与所述导通指令以及所述截止指令对应地使逻辑电平发生变化的驱动信号，输出根据所述驱动信号而变化的第一 第三控制信号； 第一驱动用晶体管，第一主电极与所述第一节点连接，在控制电极接收所述第一控制信号; 第一电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第一二极管，以在所述第一驱动用晶体管为导通状态时成为导通状态的极性连接在所述第一电阻元件的另一端和所述第一驱动用晶体管的第二主电极之间； 第二电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第二驱动用晶体管，连接在所述第二电阻元件的另一端和所述第二节点之间，在控制电极接收所述第二控制信号； 第三电阻元件，一端与所述第二功率用半导体元件的控制电极连接； 第二二极管，以在所述第一驱动用晶体管为导通状态时成为导通状态的极性连接在所述第三电阻元件的另一端和所述第一驱动用晶体管的所述第二主电极之间； 第四电阻元件，一端与所述第二功率用半导体元件的控制电极连接；以及第三驱动用晶体管，连接在所述第四电阻元件的另一端和所述第二节点之间，在控制电极接收所述第三控制信号。
17.如权利要求8所述的功率用半导体装置，其中， 所述第一以及第二功率用半导体元件分别具有控制电极，根据施加到控制电极的电压，切换为导通状态或者截止状态， 所述驱动控制部包含 驱动用电源，连接在第一和第二节点间； 控制电路，接收分别与所述导通指令以及所述截止指令对应地使逻辑电平发生变化的驱动信号，输出根据所述驱动信号而变化的第一以及第二控制信号； 第一驱动用晶体管，第一主电极与所述第一节点连接，在控制电极接收所述第一控制信号; 第一电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第一二极管，以在所述第一驱动用晶体管为导通状态时成为导通状态的极性连接在所述第一电阻元件的另一端和所述第一驱动用晶体管的第二主电极之间； 第二电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第二驱动用晶体管，连接在所述第二电阻元件的另一端和所述第二节点之间，在控制电极接收所述第二控制信号； 延迟电路，接收所述第二控制信号，使所述第二控制信号的上升沿和下降沿中的一个延迟； 第三电阻元件，一端与所述第二功率用半导体元件的控制电极连接；第二二极管，以在所述第一驱动用晶体管为导通状态时成为导通状态的极性连接在所述第三电阻元件的另一端和所述第一驱动用晶体管的所述第二主电极之间； 第四电阻元件，一端与所述第二功率用半导体元件的控制电极连接；以及第三驱动用晶体管，连接在所述第四电阻元件的另一端和所述第二节点之间，在控制电极接收所述延迟电路的输出， 所述延迟电路使与所述第三驱动用晶体管向导通状态的切换对应的沿延迟。
18.如权利要求8所述的功率用半导体装置，其中， 所述第一以及第二功率用半导体元件分别具有控制电极，根据施加到控制电极的电压，切换为导通状态或者截止状态， 所述驱动控制部包含 驱动用电源，连接在第一和第二节点间； 输入节点，接收分别与所述导通指令以及所述截止指令对应地使逻辑电平发生变化的驱动信号； 反相器，对在所述输入节点接收的所述驱动信号的逻辑电平进行反转； 第一电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第一驱动用晶体管，连接在所述第一电阻元件的另一端和所述第一节点之间，在控制电极接收所述驱动信号； 第二电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第二驱动用晶体管，连接在所述第二电阻元件的另一端和所述第二节点之间，在控制电极接收所述反相器的输出； 第一延迟电路，接收所述驱动信号，使所述驱动信号的上升沿和下降沿中的一个延迟； 第二延迟电路，接收所述反相器的输出，使所述反相器的输出的上升沿和下降沿中的一个延迟； 第三电阻元件，一端与所述第二功率用半导体元件的控制电极连接； 第三驱动用晶体管，连接在所述第三电阻元件的另一端和所述第一节点之间，在控制电极接收所述第一延迟电路的输出； 第四电阻元件，一端与所述第二功率用半导体元件的控制电极连接；以及第四驱动用晶体管，连接在所述第四电阻元件的另一端和所述第二节点之间，在控制电极接收所述第二延迟电路的输出， 所述第一延迟电路使与所述第三驱动用晶体管向截止状态的切换对应的沿延迟， 所述第二延迟电路使与所述第四驱动用晶体管向导通状态的切换对应的沿延迟。
19.如权利要求15 18的任意一项所述的功率用半导体装置，其中， 所述驱动用电源的输出电压被所述第一和第二电阻元件分压的电压小于所述第一功率用半导体元件切换为导通状态的阈值电压。
20.如权利要求6所述的功率用半导体装置，其中， 所述第一以及第二功率用半导体元件分别具有控制电极，在所述控制电极接收到驱动电压的情况下从截止状态切换为导通状态， 所述驱动控制部包含驱动用电源，连接在第一和第二节点间，输出所述驱动电压； 输入节点，接收分别与所述导通指令以及所述截止指令对应地使逻辑电平发生变化的驱动信号； 反相器，对在所述输入节点接收的所述驱动信号的逻辑电平进行反转； 逻辑电路，判定由所述电流检测部得到的电流检测值是否为所述第二阈值以下；第一延迟电路，接收所述驱动信号，使所述驱动信号的上升沿和下降沿这两者延迟第一延迟时间； 第二延迟电路，接收所述反相器的输出，使所述反相器的输出的上升沿和下降沿这两者延迟第二延迟时间； 第一电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第一驱动用晶体管，连接在所述第一电阻元件的另一端和所述第一节点之间，在控制电极接收所述第一延迟电路的输出； 第二电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第二驱动用晶体管，连接在所述第二电阻元件的另一端和所述第二节点之间，在控制电极接收所述第二延迟电路的输出； 第三延迟电路，接收所述驱动信号，使所述驱动信号的上升沿和下降沿这两者延迟；第四延迟电路，接收所述反相器的输出，使所述反相器的输出的上升沿和下降沿这两者延迟； 第三电阻元件，一端与所述第二功率用半导体元件的控制电极连接； 第三驱动用晶体管，连接在所述第三电阻元件的另一端和所述第一节点之间，在控制电极接收所述第三延迟电路的输出； 第四电阻元件，一端与所述第二功率用半导体元件的控制电极连接；以及第四驱动用晶体管，连接在所述第四电阻元件的另一端和所述第二节点之间，在控制电极接收所述第四延迟电路的输出， 所述第三延迟电路还接收所述逻辑电路的判定结果，使与所述第三驱动用晶体管向导通状态的切换对应的沿延迟所述第一延迟时间，使与所述第三驱动用晶体管向截止状态的切换对应的沿在所述电流检测值为所述第二阈值以下的情况下延迟大于所述第一延迟时间的第三延迟时间，使与所述第三驱动用晶体管向截止状态的切换对应的沿在所述电流检测值超过所述第二阈值的情况下延迟所述第一延迟时间， 所述第四延迟电路还接收所述逻辑电路的判定结果，使与所述第四驱动用晶体管向导通状态的切换对应的沿延迟所述第二延迟时间，使与所述第四驱动用晶体管向截止状态的切换对应的沿在所述电流检测值为所述第二阈值以下的情况下延迟大于所述第二延迟时间的第四延迟时间，使与所述第四驱动用晶体管向截止状态的切换对应的沿在所述电流检测值超过所述第二阈值的情况下延迟所述第二延迟时间。
21.—种功率用半导体装置，其中，具备 彼此并联连接的第一以及第二功率用半导体元件；以及 驱动控制部，根据从外部反复接收的导通指令以及截止指令，使所述第一以及第二功率用半导体元件的每一个成为导通状态或者截止状态， 所述驱动控制部针对所述导通指令使所述第一以及第二功率用半导体元件的一个成为导通状态之后使另一个成为导通状态， 所述驱动控制部针对所述截止指令能够在使所述第一以及第二功率用半导体元件同时成为截止状态的情况和使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态的情况之间进行切换。
22.如权利要求21所述的功率用半导体装置，其中， 所述功率用半导体装置还具备电流检测部，对流过所述第一以及第二功率用半导体元件的至少一个的电流或者流过这两者的电流的和进行检测， 所述驱动控制部进行如下的判定工作在接收所述导通指令使所述第一以及第二功率用半导体元件成为导通状态时，判定由所述电流检测部得到的电流检测值是否为第二阈值以下， 所述驱动控制部在所述电流检测值为所述第二阈值以下的情况下，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件的一个成为截止状态之后使另一个成为截止状态， 所述驱动控制部在所述电流检测值超过所述第二阈值的情况下，针对在到下次的所述判定工作之前的期间接收的所述截止指令，使所述第一以及第二功率用半导体元件同时成为截止状态。
23.如权利要求22所述的功率用半导体装置，其中， 所述第一以及第二功率用半导体元件分别具有控制电极，在所述控制电极接收到驱动电压的情况下，从截止状态切换为导通状态， 所述驱动控制部包含 驱动用电源，连接在第一和第二节点间，输出所述驱动电压； 输入节点，接收分别与所述导通指令以及所述截止指令对应地使逻辑电平发生变化的驱动信号； 反相器，对在所述输入节点接收的所述驱动信号的逻辑电平进行反转； 逻辑电路，判定由所述电流检测部得到的电流检测值是否为所述第二阈值以下；第一延迟电路，接收所述驱动信号，使所述驱动信号的上升沿以及下降沿这两者延迟第一延迟时间； 第二延迟电路，接收所述反相器的输出，使所述反相器的输出的上升沿和下降沿这两者延迟第二延迟时间； 第一电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第一驱动用晶体管，连接在所述第一电阻元件的另一端和所述第一节点之间，在控制电极接收所述第一延迟电路的输出； 第二电阻元件，一端与所述第一功率用半导体元件的控制电极连接； 第二驱动用晶体管，连接在所述第二电阻元件的另一端和所述第二节点之间，在控制电极接收所述第二延迟电路的输出； 第三延迟电路，接收所述驱动信号，使所述驱动信号的上升沿和下降沿这两者延迟；第四延迟电路，接收所述反相器的输出，使所述反相器的输出的上升沿和下降沿这两者延迟； 第三电阻元件，一端与所述第二功率用半导体元件的控制电极连接；第三驱动用晶体管，连接在所述第三电阻元件的另一端和所述第一节点之间，在控制电极接收所述第三延迟电路的输出； 第四电阻元件，一端与所述第二功率用半导体元件的控制电极连接；以及第四驱动用晶体管，连接在所述第四电阻元件的另一端和所述第二节点之间，在控制电极接收所述第四延迟电路的输出， 所述第三延迟电路还接收所述逻辑电路的判定结果，使与所述第三驱动用晶体管向导通状态的切换对应的沿延迟大于所述第一延迟时间的第三延迟时间，使与所述第三驱动用晶体管向截止状态的切换对应的沿在所述电流检测值为所述第二阈值以下的情况下延迟所述第三延迟时间，使与所述第三驱动用晶体管向截止状态的切换对应的沿在所述电流检 测值超过所述第二阈值的情况下延迟所述第一延迟时间， 所述第四延迟电路还接收所述逻辑电路的判定结果，使与所述第四驱动用晶体管向导通状态的切换对应的沿延迟大于所述第二延迟时间的第四延迟时间，使与所述第四驱动用晶体管向截止状态的切换对应的沿在所述电流检测值为所述第二阈值以下的情况下延迟 所述第四延迟时间，使与所述第四驱动用晶体管向截止状态的切换对应的沿在所述电流检测值超过所述第二阈值的情况下延迟所述第二延迟时间。
24.如权利要求20或23所述的功率用半导体装置，其中， 所述第一以及第二功率用半导体元件分别具有主电流的一部分分流流过的感测电极， 所述电流检测部包含 第一检测用电阻元件，与所述第一功率用半导体元件的所述感测电极连接；以及 第二检测用电阻元件，与所述第二功率用半导体元件的所述感测电极连接， 所述逻辑电路包含 第一比较器，判定施加到所述第一检测用电阻元件的电压是否超过了与所述第二阈值对应的电压； 第二比较器，判定施加到所述第一检测用电阻元件的电压是否超过了与所述第二阈值对应的电压；以及 “或”电路，将所述第一和第二比较器的“或”作为所述逻辑电路的判定结果而输出。
全文摘要
本发明涉及具有并联连接的多个开关元件的功率用半导体装置。功率用半导体装置(200)具备彼此并联连接的第一和第二功率用半导体元件(Q1、Q2)以及驱动控制部(100)。驱动控制部(100)根据从外部反复接收的导通指令以及截止指令使第一和第二功率用半导体元件的每一个成为导通状态或者截止状态。具体地说，驱动控制部(100)针对导通指令能够在使第一以及第二功率用半导体元件(Q1、Q2)同时成为导通状态的情况和使第一以及第二功率用半导体元件(Q1、Q2)的一个成为导通状态之后使另一个成为导通状态的情况之间切换。驱动控制部(100)针对截止指令使第一以及第二功率用半导体元件(Q1、Q2)的一个成为截止状态之后使另一个成为截止状态。
文档编号H02M1/08GK102769375SQ20121019624
公开日2012年11月7日 申请日期2012年5月2日 优先权日2011年5月2日
发明者候賽因·哈利德·哈桑, 熊谷敏之, 齐藤省二 申请人:三菱电机株式会社