一种高精度电流检测电路及应用该电路的限流装置制造方法
【专利摘要】本发明公开了一种高精度电流检测电路及应用该电路的限流装置，本发明一种高精度电流检测电路包括待测器件、放大器和负载，能有效提高精度和大大提升响应速度，本发明一种功率放大器的限流装置和一种开关电源的限流装置，能有效实现过流保护功能，而且本发明结构简单，能有效节省元件成本，实现方式简单，方便设计人员灵活应用。本发明一种高精度电流检测电路及应用该电路的限流装置可广泛应用于电流检测产品中。
【专利说明】—种高精度电流检测电路及应用该电路的限流装置
【技术领域】
[0001]本发明涉及电子电路领域，尤其涉及一种高精度电流检测电路及应用该电路的限
流装置。
【背景技术】
[0002]采用电流检测电路能对电源管理系统、电机控制系统、大功率器件或设备的工作电流进行实时监控，既可以及时发现系统因短路、过载等原因造成的过流故障，并做出相应的保护动作，还能通过实时监控系统的运行状态来进行对系统实施动态管理，有利于提高系统的可靠性并延长其使用寿命。
[0003]现在，通过检测电 阻来采样负载电流来实现电流检测已经有很多种实现方式，大致可分为两大类:一、检测电阻两端建立的电压直接接入电压比较器与预设阈值进行比较；二、先使用运算放大器对检测电阻上的电压进行放大，再接入电压比较器进行比较。
[0004]如图1所示为前一类实现方案的原理图:这个系统电压VCC可以直接由直流电池提供，也可以由其他电压源提供。其原理是:电流基准源通过电阻从系统电压吸收电流，并在电阻两端建立基准电压Vref=Iref^Rref,为比较器提供阈值电压。与此同时，负载通过电阻从系统电压吸收电流，在电阻两端建立电压Vsense=Iload*Rsense,并输入到比较器的同相输入端。当负载电流较小时，由于电压Vsense小于阈值电压Vref,比较器输出高电平(指示负载电流正常)；当负载电流Iload大于Vref/Rsense时，由于电压Vsense大于阈值电压Vref，比较器输出低电平(指示负载电流过大，即过流)。由于电阻会造成热损耗，从而降低系统的效率，因此电阻阻值要选得尽可能小(一般的选取原则为:Iload_max*Rsense的值在20mV到IOOmV左右，其中Iload_max为允许通过的最大负载电流)。由于Iload_max*Rsense=Iref*Rref,因此Vsense的值也在20mV到IOOmV左右。这样就给比较器和基准源的电路设计带来了困难，这是因为阈值电压的精度和比较器的精度共同决定了该电流检测电路的检测精度。由工艺、温度、电源电压等引入的系统误差和随机误差将使电流检测电路很难在一定的成本约束下做到高精度。
[0005]如图2所示为第二类实现方案的原理图，这种实现方案相比前一种实现方案，检测电压在送到比较器之前先经过放大，即检测电阻上建立的电压Iload*RSenSe先经过由电阻和运算放大器组成的同相放大器进行放大，从而解决了前一种方案设计高精度基准电压和高精度比较器的困难，但同时也引入了另一个缺点。因为运算放大器的带宽受限，此方案的电流检测电路响应速度较慢。
[0006]中国发明专利CN103412180A为解决后一种实现方案响应速度慢的问题，提出了一种过流检测电流电路，提高了检测过流故障的响应速度，但其存在以下不足:仅具有过流检测功能，不能用于电流检测，而且其精度较低，并且不能及时进行限流控制。
【发明内容】
[0007]为了解决上述技术问题，本发明的目的是提供一种能具有高精度，且能提升响应速度的一种高精度电流检测电路及应用该电路的限流装置。
[0008]本发明所采用的第一个技术方案是:
一种高精度电流检测电路，包括待测器件、放大器和负载，所述放大器包括第一电阻、第二电阻、第三电阻、第一 PMOS管、第二 PMOS管、第三PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管和第一偏置电流源，所述放大器的同相输入端通过待测器件与放大器的反相输入端连接，所述放大器的反相输入端通过负载与地连接，所述放大器的同相输入端接入电源电压，所述放大器的反相输入端通过第一电阻与第一 PMOS管的源极连接，所述第一PMOS管的栅极分别与第二 PMOS管的栅极和第二 PMOS管的漏极连接，所述放大器的同相输入端通过第二电阻与第二 PMOS管的源极连接，所述第二 PMOS管的源极与第三PMOS管的源极连接，所述第一 PMOS管的漏极分别与第二 NMOS管的漏极和第三PMOS管的栅极连接，所述第三PMOS管的漏极通过第三电阻与地连接，所述第二 PMOS管的漏极与第三NMOS管的漏极连接，所述第一偏置电流源的输出端分别与第一 NMOS管的漏极、第一 NMOS管的栅极、第二 NMOS管的栅极和第三NMOS管的栅极连接，所述第一 NMOS管的源极、第二 NMOS管的源极和第三NMOS管的源极均与地连接，所述第三PMOS管的漏极连接至放大器的输出端。
[0009]本发明所采用的第二个技术方案是:
一种高精度电流检测电路，包括待测器件、放大器和负载，所述放大器包括第四电阻、第五电阻、第六电阻、第四NMOS管、第五NMOS管、第六NMOS管、第四PMOS管、第五PMOS管、第六PMOS管和第二偏置电流源，所述放大器的同相输入端通过待测器件与放大器的反相输入端连接，所述放大器的反相输入端通过负载与电源电压连接，所述放大器的同相输入端与地连接，所述放大器的反相输入端通过第四电阻与第四NMOS管的源极连接，所述第四NMOS管的栅极分别与第五NMOS管的栅极和第五NMOS管的漏极连接，所述放大器的同相输入端通过第五电阻与第五NMOS管的源极连接，所述第五NMOS管的源极与第六NMOS管的源极连接，所述第四NMOS管的漏极分别与第五PMOS管的漏极和第六NMOS管的栅极连接，所述第六NMOS管的漏极通过第六电阻与电源电压连接，所述第五NMOS管的漏极与第六PMOS管的漏极连接，所述第二偏置电流源的输入端分别与第四PMOS管的漏极、第四PMOS管的栅极、第五PMOS管的栅极和第六PMOS管的栅极连接，所述第四PMOS的源极、第五PMOS管的源极和第六PMOS管的源极均与电源电压连接，所述第六NMOS管的漏极连接至放大器的输出端。
[0010]本发明所采用的第三个技术方案是:
一种功率放大器的限流装置，包括放大器、键合线并联结构、PCB板寄生电阻、射频扼流圈、功率放大器、偏置电路、基准电压源和比较器，所述放大器的同相输入端接入电源电压，所述放大器的同相输入端依次通过键合线并联结构和PCB板寄生电阻进而与放大器的反相输入端连接，所述放大器的反相输入端通过射频扼流圈与功率放大器的电源端连接，所述放大器的输出端连接至比较器的同相输入端，所述基准电压源的输出端连接至比较器的反相输入端，所述比较器的输出端通过偏置电路与功率放大器的第一输入端连接，所述功率放大器的第二输入端接入射频输入信号。
[0011]进一步，所述放大器包括第一电阻、第二电阻、第三电阻、第一 PMOS管、第二 PMOS管、第三PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管和第一偏置电流源，所述放大器的反相输入端通过第一电阻与第一 PMOS管的源极连接，所述第一 PMOS管的栅极分别与第二 PMOS管的栅极和第二 PMOS管的漏极连接，所述放大器的同相输入端通过第二电阻与第二 PMOS管的源极连接，所述第二 PMOS管的源极与第三PMOS管的源极连接，所述第一 PMOS管的漏极分别与第二 NMOS管的漏极和第三PMOS管的栅极连接，所述第三PMOS管的漏极通过第三电阻与地连接，所述第二 PMOS管的漏极与第三NMOS管的漏极连接，所述第一偏置电流源的输出端分别与第一 NMOS管的漏极、第一 NMOS管的栅极、第二 NMOS管的栅极和第三NMOS管的栅极连接，所述第一 NMOS管的源极、第二 NMOS管的源极和第三NMOS管的源极均与地连接，所述第三PMOS管的漏极连接至放大器的输出端。
[0012]进一步，所述放大器包括第四电阻、第五电阻、第六电阻、第四NMOS管、第五NMOS管、第六NMOS管、第四PMOS管、第五PMOS管、第六PMOS管和第二偏置电流源，所述放大器的反相输入端通过第四电阻与第四NMOS管的源极连接，所述第四NMOS管的栅极分别与第五NMOS管的栅极和第五NMOS管的漏极连接，所述放大器的同相输入端通过第五电阻与第五NMOS管的源极连接，所述第五NMOS管的源极与第六NMOS管的源极连接，所述第四NMOS管的漏极分别与第五PMOS管的漏极和第六NMOS管的栅极连接，所述第六NMOS管的漏极通过第六电阻与电源电压连接，所述第五NMOS管的漏极与第六PMOS管的漏极连接，所述第二偏置电流源的输入端分别与第四PMOS管的漏极、第四PMOS管的栅极、第五PMOS管的栅极和第六PMOS管的栅极连接，所述第四PMOS的源极、第五PMOS管的源极和第六PMOS管的源极均与电源电压连接，所述第六NMOS管的漏极连接至放大器的输出端。
[0013]进一步，所述基准电压源包括有温度补偿电路。
[0014]本发明所采用的第四个技术方案是:
一种开关电源的限流装置，包括放大器、基准电压源、比较器、逻辑或门、RS触发器、时钟信号产生器、PMOS开关管、NMOS开关管、电感、电容和装置负载,所述放大器的同相输入端接入电源电压，所述放大器的同相输入端与PMOS开关管的源极连接，所述放大器的反相输入端分别与PMOS开关管的漏极和NMOS开关管的漏极连接，所述电容与装置负载并联后再与电感串联并接在NMOS开关管的漏极与源极之间，所述放大器的输出端与比较器的同相输入端连接，所述基准电压源的输出端与比较器的反相输入端连接，所述比较器的输出端与逻辑或门的第一输入端连接，所述逻辑或门的第二输入端接入脉宽调制信号，所述逻辑或门的输出端与RS触发器的R端连接，所述时钟信号产生器的输出端与RS触发器的S端连接，所述RS触发器的0端与NMOS开关管的栅极连接，所述RS触发器的&端与PMOS开关管的栅极连接。
[0015]进一步，所述放大器包括第一电阻、第二电阻、第三电阻、第一 PMOS管、第二 PMOS管、第三PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管和第一偏置电流源，所述放大器的反相输入端通过第一电阻与第一 PMOS管的源极连接，所述第一 PMOS管的栅极分别与第二 PMOS管的栅极和第二 PMOS管的漏极连接，所述放大器的同相输入端通过第二电阻与第二 PMOS管的源极连接，所述第二 PMOS管的源极与第三PMOS管的源极连接，所述第一 PMOS管的漏极分别与第二 NMOS管的漏极和第三PMOS管的栅极连接，所述第三PMOS管的漏极通过第三电阻与地连接，所述第二 PMOS管的漏极与第三NMOS管的漏极连接，所述第一偏置电流源的输出端分别与第一 NMOS管的漏极、第一 NMOS管的栅极、第二 NMOS管的栅极和第三NMOS管的栅极连接，所述第一 NMOS管的源极、第二 NMOS管的源极和第三NMOS管的源极均与地连接，所述第三PMOS管的漏极连接至放大器的输出端。[0016]进一步，所述放大器包括第四电阻、第五电阻、第六电阻、第四NMOS管、第五NMOS管、第六NMOS管、第四PMOS管、第五PMOS管、第六PMOS管和第二偏置电流源，所述放大器的反相输入端通过第四电阻与第四NMOS管的源极连接，所述第四NMOS管的栅极分别与第五NMOS管的栅极和第五NMOS管的漏极连接，所述放大器的同相输入端通过第五电阻与第五NMOS管的源极连接，所述第五NMOS管的源极与第六NMOS管的源极连接，所述第四NMOS管的漏极分别与第五PMOS管的漏极和第六NMOS管的栅极连接，所述第六NMOS管的漏极通过第六电阻与电源电压连接，所述第五NMOS管的漏极与第六PMOS管的漏极连接，所述第二偏置电流源的输入端分别与第四PMOS管的漏极、第四PMOS管的栅极、第五PMOS管的栅极和第六PMOS管的栅极连接，所述第四PMOS的源极、第五PMOS管的源极和第六PMOS管的源极均与电源电压连接，所述第六NMOS管的漏极连接至放大器的输出端。
[0017]进一步，所述基准电压源包括有用于补充随温度、工作电压和工艺偏差变化的PMOS开关管导通电阻的补偿电路。
[0018]本发明的有益效果是:
本发明第一和第二技术方案中的一种高精度电流检测电路能有效提高精度和大大提升响应速度，而且本发明结构简单，能有效节省元件成本，实现方式简单，方便设计人员灵活应用。
[0019]本发明一种功率放大器的限流装置能有效提高精度和大大提升响应速度，实现过流保护功能，并且，本发明通过采用键合线作为检测电阻，以及辅以基准电压源中的温度补偿电路，能有效减少寄生电阻的温漂影响，而且本发明结构简单，能有效节省生产成本。
[0020]本发明一种开关电源的限流装置通过放大器对电压的放大，能有效提升检测精度和大大提升响应速度，提供过流保护功能，并且，本发明通过基准电压源中的补偿电路对PMOS开关管的导通电阻进行补偿，能有效减少受温度、工艺等偏差带来的影响，而且本发明结构简单，大大节省生产成本。
【专利附图】
【附图说明】
[0021]下面结合附图对本发明的【具体实施方式】作进一步说明:
图1是本发明现有技术中第一类电流检测电路的电路原理图；
图2是本发明现有技术中第二类电流检测电路的电路原理图；
图3是本发明一种高精度电流检测电路的电路原理图；
图4是本发明一种高精度电流检测电路的另一电路原理图；
图5是本发明一种功率放大器的限流装置的原理示意图；
图6是本发明一种开关电源的限流装置的原理示意图。
【具体实施方式】
[0022]参考图3，本发明一种高精度电流检测电路，包括待测器件、放大器和负载，所述放大器包括第一电阻R1、第二电阻R2、第三电阻R3、第一 PMOS管MP1、第二 PMOS管MP2、第三PMOS管MP3、第一 NMOS管MNl、第二 NMOS管MN2、第三NMOS管MN3和第一偏置电流源IBl，所述放大器的同相输入端通过待测器件与放大器的反相输入端连接，所述放大器的反相输入端通过负载与地连接，所述放大器的同相输入端接入电源电压，所述放大器的反相输入端通过第一电阻Rl与第一 PMOS管MPl的源极连接，所述第一 PMOS管MPl的栅极分别与第二PMOS管MP2的栅极和第二PMOS管MP2的漏极连接，所述放大器的同相输入端通过第二电阻R2与第二 PMOS管MP2的源极连接，所述第二 PMOS管MP2的源极与第三PMOS管MP3的源极连接，所述第一 PMOS管MPl的漏极分别与第二 NMOS管丽2的漏极和第三PMOS管MP3的栅极连接，所述第三PMOS管MP3的漏极通过第三电阻R3与地连接，所述第二 PMOS管MP2的漏极与第三NMOS管MN3的漏极连接，所述第一偏置电流源IBl的输出端分别与第一 NMOS管丽I的漏极、第一 NMOS管丽I的栅极、第二 NMOS管丽2的栅极和第三NMOS管丽3的栅极连接，所述第一 NMOS管MNl的源极、第二 NMOS管MN2的源极和第三NMOS管MN3的源极均与地连接，所述第三PMOS管MP3的漏极连接至放大器的输出端。
[0023]其中，第一 NMOS管MNl、第二 NMOS管MN2和第三NMOS管MN3构成电流镜，第一 PMOS管MP1、第二 PMOS管MP2、第二 NMOS管丽2和第三NMOS管丽3构成电压比较器，构成的电压比较器的输出分别连接至第一 PMOS管MPl的栅极和第二 PMOS管MP2的栅极构成负反馈环路，从而使第一 PMOS管MPl和第二 PMOS管MP2的源极电压近似相等。而且第三PMOS管MP3吸收电流注入第三电阻R3中，在第三电阻R3两端建立电压输出。
[0024]参考图4，一种高精度电流检测电路，包括待测器件、放大器和负载，所述放大器包括第四电阻R4、第五电阻R5、第六电阻R6、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6和第二偏置电流源IB2，所述放大器的同相输入端通过待测器件与放大器的反相输入端连接，所述放大器的反相输入端通过负载与电源电压连接，所述放大器的同相输入端与地连接，所述放大器的反相输入端通过第四电阻R4与第四NMOS管MN4的源极连接，所述第四NMOS管MN4的栅极分别与第五NMOS管丽5的栅极和第五NMOS管丽5的漏极连接，所述放大器的同相输入端通过第五电阻R5与第五NMOS管MN5的源极连接，所述第五NMOS管MN5的源极与第六NMOS管MN6的源极连接，所述第四NMOS管MN4的漏极分别与第五PMOS管MP5的漏极和第六NMOS管MN6的栅极连接，所述第六NMOS管MN6的漏极通过第六电阻R6与电源电压连接，所述第五NMOS管MN5的漏极与第六PMOS管MP6的漏极连接，所述第二偏置电流源IB2的输入端分别与第四PMOS管MP4的漏极、第四PMOS管MP4的栅极、第五PMOS管MP5的栅极和第六PMOS管MP6的栅极连接，所述第四PMOS的源极、第五PMOS管MP5的源极和第六PMOS管MP6的源极均与电源电压连接，所述第六NMOS管MN6的漏极连接至放大器的输出端。
[0025]其中，第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6构成电流镜，第四NMOS管MN4、第五NMOS管丽5、第五PMOS管MP5和第六PMOS管MP6构成电压比较器，构成的电压比较器的输出分别连接至第四NMOS管MN4的栅极和第五NMOS管丽5的栅极构成负反馈环路，从而使第四NMOS管MN4和第五NMOS管MN5的源极电压近似相等。而且第六NMOS管MN6吸收电流注入第六电阻R6中，在第六电阻R6两端建立电压输出。
[0026]参考图5，一种功率放大器的限流装置，包括放大器AMP1、键合线并联结构RS、PCB板寄生电阻RP、射频扼流圈RFC、功率放大器PA、偏置电路BIAS、基准电压源VFl和比较器COMl，所述放大器AMPl的同相输入端接入电源电压，所述放大器AMPl的同相输入端依次通过键合线并联结构RS和PCB板寄生电阻RP进而与放大器AMPl的反相输入端连接，所述放大器AMPl的反相输入端通过射频扼流圈RFC与功率放大器PA的电源端连接，所述放大器AMPl的输出端连接至比较器COMl的同相输入端，所述基准电压源VFl的输出端连接至比较器COMl的反相输入端，所述比较器COMl的输出端通过偏置电路BIAS与功率放大器PA的第一输入端连接，所述功率放大器PA的第二输入端接入射频输入信号。
[0027]进一步作为优选的实施方式，所述放大器AMPl包括第一电阻R1、第二电阻R2、第三电阻R3、第一 PMOS管MP1、第二 PMOS管MP2、第三PMOS管MP3、第一 NMOS管MN1、第二NMOS管丽2、第三NMOS管丽3和第一偏置电流源IBl，所述放大器AMPl的反相输入端通过第一电阻Rl与第一 PMOS管MPl的源极连接，所述第一 PMOS管MPl的栅极分别与第二 PMOS管MP2的栅极和第二 PMOS管MP2的漏极连接，所述放大器AMPl的同相输入端通过第二电阻R2与第二 PMOS管MP2的源极连接，所述第二 PMOS管MP2的源极与第三PMOS管MP3的源极连接，所述第一 PMOS管MPl的漏极分别与第二 NMOS管丽2的漏极和第三PMOS管MP3的栅极连接，所述第三PMOS管MP3的漏极通过第三电阻R3与地连接，所述第二 PMOS管MP2的漏极与第三NMOS管MN3的漏极连接，所述第一偏置电流源IBl的输出端分别与第一 NMOS管丽I的漏极、第一 NMOS管丽I的栅极、第二 NMOS管丽2的栅极和第三NMOS管丽3的栅极连接，所述第一 NMOS管MNl的源极、第二 NMOS管MN2的源极和第三NMOS管MN3的源极均与地连接，所述第三PMOS管MP3的漏极连接至放大器AMPl的输出端。
[0028]进一步作为优选的实施方式，所述放大器AMPl包括第四电阻R4、第五电阻R5、第六电阻R6、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6和第二偏置电流源IB2，所述放大器AMPl的反相输入端通过第四电阻R4与第四NMOS管MN4的源极连接，所述第四NMOS管MN4的栅极分别与第五NMOS管丽5的栅极和第五NMOS管丽5的漏极连接，所述放大器AMPl的同相输入端通过第五电阻R5与第五NMOS管MN5的源极连接，所述第五NMOS管MN5的源极与第六NMOS管MN6的源极连接，所述第四NMOS管MN4的漏极分别与第五PMOS管MP5的漏极和第六NMOS管MN6的栅极连接，所述第六NMOS管MN6的漏极通过第六电阻R6与电源电压连接，所述第五NMOS管MN5的漏极与第六PMOS管MP6的漏极连接，所述第二偏置电流源IB2的输入端分别与第四PMOS管MP4的漏极、第四PMOS管MP4的栅极、第五PMOS管MP5的栅极和第六PMOS管MP6的栅极连接，所述第四PMOS的源极、第五PMOS管MP5的源极和第六PMOS管MP6的源极均与电源电压连接，所述第六NMOS管MN6的漏极连接至放大器AMPl的输出端。
[0029]进一步作为优选的实施方式，所述基准电压源VFl包括有温度补偿电路。
[0030]其中，基准电压源VFl为比较器COMl提供预设阈值电压，比较器COMl的输出端连接至偏置电路BIAS，为偏置电路BIAS提供控制信号。本发明中的键合线并联结构RS用于取代传统的SMT精密电阻，有利于减少元件成本。
[0031]由于PCB板上的导线及焊接点材料寄生电阻的温度系数也在3.3kppm左右，采用键合线作为检测电阻再辅以温度补偿电路与传统的使用低温漂SMT精密电阻的电流检测电路相比，能大大减少寄生电阻的温漂影响。这是因为在大负载电流下寄生电阻的影响不可忽略，而温度补偿电路既补偿了键合线电阻的温漂，还能补偿了寄生电阻的温漂。一般寄生电阻为3 πιΩ?5m Ω，若键合线电阻设计值为30m Ω，那么寄生电阻会占到总阻值的10% ?16.7%ο
[0032]功率放大器PA使用砷化镓工艺制造整个电路会以SiP的方式封装在多层的PCB板上。这里的功率放大器PA—般包括多级，即一级或多级驱动级和一个功率输出级。功率放大器PA电流流过键合线并联结构RS的电阻和寄生电阻，并在放大器AMPl的输入端建立电压Vsensel,经过放大后电压为A*Vsensel输出到比较器COMl的同相输入端。阈值电压由基准电压源VFl提供，为补偿键合线并联结构RS电阻固有的温度漂移，基准电压源VFl输出的阈值电压可表示为Vrefl= (k*IPTAT+IBG)*Rref，其中IPTAT表示带正温度系数的基准电流，IBG表示零温度系数的基准电流，Rref表示建立阈值电压的电阻，k为系数。当电压A*Vsensel大于Vrefl时，比较器COMl会输出非零的控制电流，偏置电路BIAS接收到该电流时会减小输出到功率放大器PA的驱动级的集电极电压，从而减小了输出到最后一级的射频输入功率，因而使最后一级的集电极电流钳位在由阈值电压决定的预设值上。
[0033]功率放大器PA最后一级的集电极电流Iloadl，通过检测电阻建立检测电压Vsensel，输入到放大器AMPl经放大后变为A^Vsensel，再送到比较器COMl的同相输入端。基准阈值电压Vref 1，由内置电阻Rref和流过该电阻的正温漂电流决定，送到比较器COMl的反相输入端。若负载电流Iloadl在标称值范围内，检测电压A*Vsensel比阈值电压Vrefl小，比较器COMl输出的过流控制电流为0，此时功率放大器PA的偏置不会受到影响。若负载电流Iloadl过大，此时检测电压A*Vsensel比阈值电压Vrefl大，比较器COMl输出非零的过流控制电流，由偏置电路BIAS和功率放大器PA电路组成的控制环路将起作用。非零的过流控制电流会使偏置电路BIAS减小输出到功率放大器PA驱动级的集电极电压，从而使功率放大器PA最后一级的集电极电流维持在预设的电流阈值附近。这时检测电压A*Vsensel将与阈值电压Vrefl相等。
[0034]参考图6，一种开关电源的限流装置，包括放大器AMP2、基准电压源VF2、比较器COM2、逻辑或门OR、RS触发器RST、时钟信号产生器CLK、PM0S开关管PM、NMOS开关管匪、电感L、电容C和装置负载RL，所述放大器AMP2的同相输入端接入电源电压，所述放大器AMP2的同相输入端与PMOS开关管PM的源极连接，所述放大器AMP2的反相输入端分别与PMOS开关管PM的漏极和NMOS开关 管NM的漏极连接，所述电容C与装置负载RL并联后再与电感L串联并接在NMOS开关管NM的漏极与源极之间，所述放大器AMP2的输出端与比较器COM2的同相输入端连接，所述基准电压源VF2的输出端与比较器COM2的反相输入端连接，所述比较器COM2的输出端与逻辑或门OR的第一输入端连接，所述逻辑或门OR的第二输入端接入脉宽调制信号，所述逻辑或门OR的输出端与RS触发器RST的R端连接，所述时钟信号产生器CLK的输出端与RS触发器RST的S端连接，所述RS触发器RST的β端与NMOS开关管
匪的栅极连接，所述RS触发器RST的0端与PMOS开关管PM的栅极连接。
[0035]进一步作为优选的实施方式，所述放大器ΑΜΡ2包括第一电阻R1、第二电阻R2、第三电阻R3、第一 PMOS管ΜΡ1、第二 PMOS管ΜΡ2、第三PMOS管MP3、第一 NMOS管ΜΝ1、第二NMOS管ΜΝ2、第三NMOS管ΜΝ3和第一偏置电流源IBl，所述放大器ΑΜΡ2的反相输入端通过第一电阻Rl与第一 PMOS管MPl的源极连接，所述第一 PMOS管MPl的栅极分别与第二 PMOS管ΜΡ2的栅极和第二 PMOS管ΜΡ2的漏极连接，所述放大器ΑΜΡ2的同相输入端通过第二电阻R2与第二 PMOS管ΜΡ2的源极连接，所述第二 PMOS管ΜΡ2的源极与第三PMOS管MP3的源极连接，所述第一 PMOS管MPl的漏极分别与第二 NMOS管丽2的漏极和第三PMOS管MP3的栅极连接，所述第三PMOS管MP3的漏极通过第三电阻R3与地连接，所述第二 PMOS管ΜΡ2的漏极与第三NMOS管ΜΝ3的漏极连接，所述第一偏置电流源IBl的输出端分别与第一 NMOS管丽I的漏极、第一 NMOS管丽I的栅极、第二 NMOS管丽2的栅极和第三NMOS管丽3的栅极连接，所述第一 NMOS管MNl的源极、第二 NMOS管ΜΝ2的源极和第三NMOS管ΜΝ3的源极均与地连接，所述第三PMOS管MP3的漏极连接至放大器AMP2的输出端。
[0036]进一步作为优选的实施方式，所述放大器AMP2包括第四电阻R4、第五电阻R5、第六电阻R6、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6和第二偏置电流源IB2，所述放大器AMP2的反相输入端通过第四电阻R4与第四NMOS管MN4的源极连接，所述第四NMOS管MN4的栅极分别与第五NMOS管丽5的栅极和第五NMOS管丽5的漏极连接，所述放大器AMP2的同相输入端通过第五电阻R5与第五NMOS管MN5的源极连接，所述第五NMOS管MN5的源极与第六NMOS管MN6的源极连接，所述第四NMOS管MN4的漏极分别与第五PMOS管MP5的漏极和第六NMOS管MN6的栅极连接，所述第六NMOS管MN6的漏极通过第六电阻R6与电源电压连接，所述第五NMOS管MN5的漏极与第六PMOS管MP6的漏极连接，所述第二偏置电流源IB2的输入端分别与第四PMOS管MP4的漏极、第四PMOS管MP4的栅极、第五PMOS管MP5的栅极和第六PMOS管MP6的栅极连接，所述第四PMOS的源极、第五PMOS管MP5的源极和第六PMOS管MP6的源极均与电源电压连接，所述第六NMOS管MN6的漏极连接至放大器AMP2的输出端。
[0037]进一步作为优选的实施方式，所述基准电压源VF2包括有用于补充随温度、工作电压和工艺偏差变化的PMOS开关管PM导通电阻的补偿电路。
[0038]在本发明一种开关电源的限流装置中，放大器AMP2通过检测PMOS开关管PM的源漏极电压差，记为Vsense2，即检测流过PMOS开关管PM的电流，并经过放大器AMP2放大后，记为A*vsense2，送入比较器COM2的同相输入端，比较器COM2的预设电压阈值由基准电压源VF2提供，记为Vref2。经过比较后输出逻辑电平Voc到逻辑或门0R，与脉宽调制信号VPWM做或运算后控制RS触发器RST的R端，进而控制PMOS开关管PM和NMOS开关管匪的开启和关断，从而调节输出电压Vout。在脉宽调制信号VPWM为低电平时，若流过装置负载RL的电流Iloa d2在标称值范围内，在PMOS开关管PM的源漏极检测到的电压差Vsense2=Iload2*Ron，其中Ron为PMOS开关管PM的等效导通电阻，经放大器AMP2放大后电压A*Vsense2小于比较器COM2的预设阈值电压Vref2，此时比较器COM2的输出Voc为低电平，PMOS开关管PM和NMOS开关管匪的开启和关断仅仅受到脉宽调制信号VPWM的控制。
[0039]在脉宽调制信号VPWM为低电平时，若负载电流Iload2过大，在PMOS开关管PM的源漏极检测到的电压差Vsense2=Iload2*Ron经放大器AMP2放大后电压A*Vsense2大于比较器COM2的预设阈值电压Vref2，比较器COM2的输出Voc为高电平，此时由放大器AMP2、比较器COM2、逻辑或门OR、RS触发器RST、PMOS开关管PM组成的控制环路将起作用。比较器COM2输出Voc为高电平，表示过流，通过逻辑或门OR设置RS触发器RST的R端，RS触发器RST的0端输出低电平信号，RS触发器RST的◎端输出高电平信号，进而使PMOS开关管PM关断、NMOS开关管匪开启，从而减小了 Buck结构的DC-DC开关电源的占空比，即减小了输出电压Vout，从而限制了负载电流的大小。
[0040]在脉宽调制信号VPWM为高电平时，此时PMOS开关管PM关断、NMOS开关管NM开启，放大器AMP2和比较器COM2仍然工作，并输出了错误的电流检测结果到逻辑或门0R，但逻辑或门OR会屏蔽此电流检测环路，此时PMOS开关管PM和NMOS开关管匪的开启和关断仍然仅仅受到脉宽调制信号VPWM的控制。
[0041]本发明一种开关电源的限流装置不仅能检测开关电源进入正常工作状态时的负载电流并提供过流保护功能，还能跟踪到DC-DC开关电源启动过程中流过PMOS开关管PM的电流，可以配合脉宽调制信号VPWM和基准电压源VF2实现电源的软启动。由于PMOS开关管PM的源漏极电压差经过放大器AMP2放大，因此电压检测精度得以大大提升。在基准电压源VF2中引入补偿电路对PMOS开关管PM的导通电阻Ron进行补偿，该电流检测电路能获得更高的电流检测精度。
[0042]以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
【权利要求】
1.一种高精度电流检测电路，其特征在于:包括待测器件、放大器和负载，所述放大器包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第一 PMOS管(MP1)、第二 PMOS管(MP2)、第三 PMOS 管(MP3)、第一 NMOS 管(MN1)、第二 NMOS 管(MN2)、第三 NMOS 管(MN3)和第一偏置电流源(IBl)，所述放大器的同相输入端通过待测器件与放大器的反相输入端连接，所述放大器的反相输入端通过负载与地连接，所述放大器的同相输入端接入电源电压，所述放大器的反相输入端通过第一电阻(Rl)与第一 PMOS管(MPl)的源极连接，所述第一 PMOS管(MPl)的栅极分别与第二 PMOS管(MP2)的栅极和第二 PMOS管(MP2)的漏极连接，所述放大器的同相输入端通过第二电阻(R2)与第二 PMOS管(MP2)的源极连接，所述第二 PMOS管(MP2)的源极与第三PMOS管(MP3)的源极连接，所述第一 PMOS管(MPl)的漏极分别与第二 NMOS管(MN2)的漏极和第三PMOS管(MP3)的栅极连接，所述第三PMOS管(MP3)的漏极通过第三电阻(R3)与地连接，所述第二 PMOS管(MP2)的漏极与第三NMOS管(丽3)的漏极连接，所述第一偏置电流源(IBl)的输出端分别与第一 NMOS管(MNl)的漏极、第一 NMOS管(MNl)的栅极、第二 NMOS管(MN2)的栅极和第三NMOS管(MN3)的栅极连接，所述第一 NMOS管(丽I)的源极、第二 NMOS管(丽2)的源极和第三NMOS管(丽3)的源极均与地连接，所述第三PMOS管(MP3)的漏极连接至放大器的输出端。
2.一种高精度电流检测电路，其特征在于:包括待测器件、放大器和负载，所述放大器包括第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6) 、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)和第二偏置电流源(IB2)，所述放大器的同相输入端通过待测器件与放大器的反相输入端连接，所述放大器的反相输入端通过负载与电源电压连接，所述放大器的同相输入端与地连接，所述放大器的反相输入端通过第四电阻(R4)与第四NMOS管(MN4)的源极连接，所述第四NMOS管(MN4)的栅极分别与第五NMOS管(MN5)的栅极和第五NMOS管(MN5)的漏极连接，所述放大器的同相输入端通过第五电阻(R5)与第五NMOS管(MN5)的源极连接，所述第五NMOS管(MN5)的源极与第六NMOS管(MN6)的源极连接，所述第四NMOS管(MN4)的漏极分别与第五PMOS管(MP5)的漏极和第六NMOS管(MN6)的栅极连接，所述第六NMOS管(MN6)的漏极通过第六电阻(R6 )与电源电压连接，所述第五NMOS管(丽5 )的漏极与第六PMOS管(MP6 )的漏极连接，所述第二偏置电流源(IB2)的输入端分别与第四PMOS管(MP4)的漏极、第四PMOS管(MP4)的栅极、第五PMOS管(MP5)的栅极和第六PMOS管(MP6)的栅极连接，所述第四PMOS的源极、第五PMOS管(MP5)的源极和第六PMOS管(MP6)的源极均与电源电压连接，所述第六NMOS管(MN6)的漏极连接至放大器的输出端。
3.—种功率放大器的限流装置，其特征在于:包括放大器(AMP1)、键合线并联结构(RS), PCB板寄生电阻(RP)、射频扼流圈(RFC)、功率放大器(PA)、偏置电路(BIAS)、基准电压源(VFl)和比较器(C0M1)，所述放大器(AMPl)的同相输入端接入电源电压，所述放大器(AMPl)的同相输入端依次通过键合线并联结构(RS)和PCB板寄生电阻(RP)进而与放大器(AMPl)的反相输入端连接，所述放大器(AMPl)的反相输入端通过射频扼流圈(RFC)与功率放大器(PA)的电源端连接，所述放大器(AMPl)的输出端连接至比较器(COMl)的同相输入端，所述基准电压源(VFl)的输出端连接至比较器(COMl)的反相输入端，所述比较器(COMl)的输出端通过偏置电路(BIAS)与功率放大器(PA)的第一输入端连接，所述功率放大器(PA)的第二输入端接入射频输入信号。
4.根据权利要求3所述的一种功率放大器的限流装置，其特征在于:所述放大器(AMPl)包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第一 PMOS管(MP1)、第二 PMOS管(MP2)、第三 PMOS 管(MP3)、第一 NMOS 管(MNl)、第二 NMOS 管(MN2)、第三 NMOS 管(MN3)和第一偏置电流源(IB1)，所述放大器(AMPl)的反相输入端通过第一电阻(Rl)与第一 PMOS管(MPl)的源极连接，所述第一 PMOS管(MPl)的栅极分别与第二 PMOS管(MP2)的栅极和第二 PMOS管(MP2)的漏极连接，所述放大器(AMPl)的同相输入端通过第二电阻(R2)与第二PMOS管(MP2)的源极连接，所述第二 PMOS管(MP2)的源极与第三PMOS管(MP3)的源极连接，所述第一 PMOS管(MPl)的漏极分别与第二 NMOS管(MN2)的漏极和第三PMOS管(MP3)的栅极连接，所述第三PMOS管(MP3)的漏极通过第三电阻(R3)与地连接，所述第二 PMOS管(MP2)的漏极与第三NMOS管(丽3)的漏极连接，所述第一偏置电流源(IBl)的输出端分别与第一 NMOS管(MNl)的漏极、第一 NMOS管(MNl)的栅极、第二 NMOS管(MN2)的栅极和第三NMOS管(MN3)的栅极连接，所述第一 NMOS管(MNl)的源极、第二 NMOS管(MN2)的源极和第三NMOS管(MN3)的源极均与地连接，所述第三PMOS管(MP3)的漏极连接至放大器(AMP1)的输出端。
5.根据权利要求3所述的一种功率放大器的限流装置，其特征在于:所述放大器(AMPl)包括第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六 NMOS 管(MN6)、第四 PMOS 管(MP4)、第五 PMOS 管(MP5)、第六 PMOS 管(MP6)和第二偏置电流源(IB2)，所述放大器(AMPl)的反相输入端通过第四电阻(R4)与第四NMOS管(MN4)的源极连接，所述第四NMOS管(MN4)的栅极分别与第五NMOS管(MN5)的栅极和第五NMOS管(MN5)的漏极连接，所述放大器(AMPl)的同相输入端通过第五电阻(R5)与第五NMOS管(MN5)的源极连接，所述第五NMOS管(MN5)的源极与第六NMOS管(MN6)的源极连接，所述第四NMOS管(MN4)的漏极分别与第五PMOS管(MP5)的漏极和第六NMOS管(MN6)的栅极连接，所述第六NMOS管(MN6 )的漏极通过第六电阻(R6 )与电源电压连接，所述第五NMOS管(丽5)的漏极与第六PMOS管(MP6)的漏极连接，所述第二偏置电流源(IB2)的输入端分别与第四PMOS管(MP4)的漏极、第四PMOS管(MP4)的栅极、第五PMOS管(MP5)的栅极和第六PMOS管(MP6)的栅极连接，所述第四PMOS的源极、第五PMOS管(MP5)的源极和第六PMOS管(MP6)的源极均与电源电压连接，所述第六NMOS管(MN6)的漏极连接至放大器(AMPl)的输出端。
6.根据权利要求3所述的一种功率放大器的限流装置，其特征在于:所述基准电压源(VFl)包括有温度补偿电路。
7.一种开关电源的限流装置，其特征在于:包括放大器(AMP2)、基准电压源(VF2)、t匕较器(COM2)、逻辑或门(OR)、RS触发器(RST)、时钟信号产生器(CLK)、PMOS开关管(PM)、NMOS开关管(匪)、电感(L)、电容(C)和装置负载(RL)，所述放大器(AMP2)的同相输入端接入电源电压，所述放大器(AMP2)的同相输入端与PMOS开关管(PM)的源极连接，所述放大器(AMP2)的反相输入端分别与PMOS开关管(PM)的漏极和NMOS开关管(匪)的漏极连接，所述电容(C)与装置负载(RL)并联后再与电感(L)串联并接在NMOS开关管(匪)的漏极与源极之间，所述放大器(AMP2)的输出端与比较器(COM2)的同相输入端连接，所述基准电压源(VF2)的输出端与比较器(COM2)的反相输入端连接，所述比较器(COM2)的输出端与逻辑或门(OR)的第一输入端连接，所述逻辑或门(OR)的第二输入端接入脉宽调制信号，所述逻辑或门(OR)的输出端与RS触发器(RST)的R端连接，所述时钟信号产生器(CLK)的输出端与RS触发器(RST)的S端连接，所述RS触发器(RST)的g端与NMOS开关管(NM)的栅极连接，所述RS触发器(RST)地端与PMOS开关管(PM)的栅极连接。
8.根据权利要求7所述的一种开关电源的限流装置，其特征在于:所述放大器(AMP2)包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第一 PMOS管(MP1)、第二 PMOS管(MP2)、第三 PMOS 管(MP3)、第一 NMOS 管(MN1)、第二 NMOS 管(MN2)、第三 NMOS 管(MN3)和第一偏置电流源(IBl)，所述放大器(AMP2)的反相输入端通过第一电阻(Rl)与第一 PMOS管(MPl)的源极连接，所述第一 PMOS管(MPl)的栅极分别与第二 PMOS管(MP2)的栅极和第二 PMOS管(MP2)的漏极连接，所述放大器(AMP2)的同相输入端通过第二电阻(R2)与第二 PMOS管(MP2)的源极连接，所述第二 PMOS管(MP2)的源极与第三PMOS管(MP3)的源极连接，所述第一 PMOS管(MPl)的漏极分别与第二 NMOS管(MN2)的漏极和第三PMOS管(MP3)的栅极连接，所述第三PMOS管(MP3)的漏极通过第三电阻(R3)与地连接，所述第二 PMOS管(MP2)的漏极与第三NMOS管(MN3)的漏极连接，所述第一偏置电流源(IBl)的输出端分别与第一NMOS管(MNl)的漏极、第一 NMOS管(MNl)的栅极、第二 NMOS管(MN2)的栅极和第三NMOS管(MN3)的栅极连接，所述第一 NMOS管(MNl)的源极、第二 NMOS管(MN2)的源极和第三NMOS管(丽3)的源极均与地连接，所述第三PMOS管(MP3)的漏极连接至放大器(AMP2)的输出端。
9.根据权利要求7所述的一种开关电源的限流装置，其特征在于:所述放大器(AMP2)包括第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)和第二偏置电流源(IB2)，所述放大器(AMP2)的反相输入端通过第四电阻(R4)与第四NMOS管(MN4)的源极连接，所述第四NMOS管(MN4)的栅极分别与第五NMOS管(MN5)的栅极和第五NMOS管(MN5)的漏极连接，所述放大器(AMP2)的同相输入端通过第五电阻(R5)与第五NMOS管(MN5)的源极连接，所述第五NMOS管(MN5)的源极与第六NMOS管(MN6)的源极连接，所述第四NMOS管(MN4)的漏极分别与第五PMOS管(MP5)的漏极和第六NMOS管(MN6)的栅极连接，所述第六NMOS管(MN6)的漏极通过第六电阻(R6)与电源电压连接，所述第五NMOS管(丽5)的漏极与第六PMOS管(MP6)的漏极连接，所述第二偏置电流源(IB2)的输入端分别与第四PMOS管(MP4)的漏极、第四PMOS管(MP4)的栅极、第五PMOS管(MP5)的栅极和第六PMOS管(MP6)的栅极连接，所述第四PMOS的源极、第五PMOS管(MP5)的源极和第六PMOS管(MP6)的源极均与电源电压连接，所述第六NMOS管(MN6)的漏极连接至放大器(AMP2)的输出端。
10.根据权利要求7所述的一种开关电源的限流装置，其特征在于:所述基准电压源(VF2)包括有用于补充随温度、工作电压和工艺偏差变化的PMOS开关管(PM)导通电阻的补偿电路。
【文档编号】H02M1/32GK103969494SQ201410182909
【公开日】2014年8月6日 申请日期:2014年4月30日 优先权日:2014年4月30日
【发明者】余凯, 刘炽锋, 李思臻, 章国豪, 冯卫锋, 郑卫国 申请人:广州钧衡微电子科技有限公司