功率开关转换器的制作方法

本申请要求于2014年3月31日提交的意大利专利申请MI2014A000559的优先权，其公开内容通过引用并入本文。

技术领域

本公开涉及一种功率开关转换器，特别是涉及一种DC-DC开关转换器。

背景技术：

本发明涉及以高效率向负载提供恒定电流的功率开关转换器，例如电池。本发明更具体地涉及一种开关电压和电流调节器，其负载应当与调节器的电源隔离，其常为220伏市电。

例如，传统的功率开关转换器是反激式转换器，其中提供具有初级绕组和次级绕组的变压器以用于将电压源与负载隔离。初级绕组通过功率开关连接到电压源，而次级绕组通过二极管连接到负载，并且滤波电容器并联连接到负载。

当开关接通时，第一电流在初级绕组上流动，并且自初始值起根据初级绕组所提供的电感和电压源的值的函数而增加。在此期间，次级绕组上没有电流流过，因为二极管被反向偏置，而功率被存储在变压器的芯部。

当开关关断时，初级绕组上的电流被突然关断，而仅存储在芯部中的功率被转移到次级绕组。次级绕组上的第二电流突然达到峰值，所述峰值等于当开关被关断时，由第一电流乘以初级绕组与次级绕组的匝数之比达到的峰值电流。第二电流开始根据次级绕组的电感和负载两端的电压的函数而减小。

从初级绕组转移到次级绕组的功率量取决于开关的开关占空比。为了这个目的，功率开关转换器包括用于驱动所述开关的控制电路；该控制电路被配置为接收反馈信号并操作修改开关的控制脉冲的宽度。

反馈控制是由光耦合器或者辅助绕组来提供的。在后一种情况下，辅助绕组给出输出电压的图像，与次级绕组直接同相。

在轻负载的条件下，功率开关转换器典型地操作在所谓的“脉冲串模式(burst mode)”中。与此操作模式下，转换器间歇地操作，具有由其间转换器不进行开关(空闲时间)的时间间隔所分隔的系列(脉冲串)开关周期。当负载使得转换器刚刚进入脉冲串模式操作时，空闲时间短暂；随着负载降低，脉冲串的持续时间减少，而空闲时间增加。以这种方式，平均开关频率被显着降低，并且因此，与转换器中的寄生元件相关联的开关损耗以及与变压器中的无功电流流动有关的导通损耗减小。脉冲串和空闲时间的持续时间由反馈回路确定，从而使得转换器的输出电压总是保持在控制之下。

在其中输出电压的反馈是由辅助绕组形成的情况下，脉冲串模式操作的最小频率由开关的控制电路确定；在脉冲串模式操作期间，控制电路以某一“重启”频率来周期性地迫使开关接通，以接收反馈信号。

因此，功率开关转换器提供独立于负载的固定功率，并且该功率需要被消散，以避免发生低负载或零负载时转换器失调。为此目的，通常使用虚拟负载(dummy load)。

要消散的功率主要取决于“重启”的频率，其不能选择得太低。实际上，在开关的两个连续换向之间的时间段期间，控制电路不能在输出端子处对负载的最终变化作出响应。只有当开关的换向发生转换器响应时，提供给负载所需的功率。

在最坏的情况下，当负载从零到最大值发生变化时，由负载吸收的电流由输出电容器支持，并且输出电压的电压降取决于所述输出电容器的电容值(输出电容越高，电压降越低)、“重启”频率(频率越低，电压降越高)、以及最大输出电流。在功率开关转换器的设计阶段，脉冲串模式消耗和输出电容器的值之间的折衷是必要的。

然而，为了获得可接受的功耗值，有必要选择相对低的“重启”频率，这意味着选择多余的输出电容。

为了克服这个问题，一种已知的解决方案是，在脉冲串模式期间负载变化发生在两个连续换向之间时，使用被配置为迫使开关接通的唤醒电路。该解决方案允许低功耗，而无需使用大的输出电容器。

技术实现要素：

本公开的一个方面在于提供一种开关功率转换器，其具有创新的唤醒电路。

本公开的一个方面为一种开关功率转换器，其包括：被配置为接收输入信号的输入端子，可连接到负载的输出端子，耦合到输入端子的开关，被配置为驱动所述开关以在输出端子处提供经调节的输出信号的控制电路，被配置为当功率转换器进入脉冲串模式时，迫使开关接通的唤醒电路，其中所述唤醒电路包括耦合到输出端子的发送部分，以及耦合到控制电路的接收部分，所述发射部分被配置为当输出信号低于预定的阈值时，以无线的方式向接收部分提供唤醒信号。

附图说明

为了更好地理解本发明的，现在描述其优选实施例，仅通过非限制性示例的方式并参照所附的附图，其中：

图1为根据本公开的开关功率转换器的框图；

图2为图1的第一特定框图；

图3为图1的第二特定框图；

图4-6为时序图，其示出开关功率转换器中播放的信号。

具体实施方式

图1示出了根据本公开的开关转换器1。开关转换器1包括被配置为接收输入信号Vin的输入端子2和被配置为提供经调节的输出信号Vout以用于为负载LOAD供电的输出端子3。例如，输入信号Vin为经整流的市电电压(110或220V)。

功率转换器1继而包括耦合到输入端子2的开关SW1，以及被配置为驱动所述开关SW1以用于调节输入信号Vin并在输出端子3处提供经调节的输出信号Iout、Vout的控制电路4。更具体地，开关SW1是功率MOSFET，其漏极端子与输入端子2耦合，其源极端子与感测电阻器Rsens连接，并且其栅极端子与控制电路4连接。

例如，功率转换器1是所谓的反激式转换器，其包括变压器7，其具有与输入端子2耦合的初级绕组8、与输出端子3耦合的次级绕组9、和与控制电路4耦合的辅助绕组10。尤其是，初级绕组8被布置在输入端子2和功率MOSFET SW1的漏极端子之间，并且次级绕组9被布置在输出端子3和整流二极管D1的阴极之间，而其阳极连接到地参考GND。优选地，缓冲电路30与初级绕组8并联布置。

输出电容器Cout也并联连接到负载LOAD。

辅助绕组10借助于电容器Cvdd向控制电路4提供供电电压，所述电压器设定电压VDD，所述电容器Cvdd与辅助绕组10通过二极管D耦合。同时，辅助绕组10与次级绕组9直接同相，给出输出信号Vout的图像。辅助绕组10两端的电压继而与次级绕组9两端的电压成比例。

控制电路4被配置为提供控制信号Vdrive_1以通过处理反馈电压Vaux来驱动开关SW1，所述反馈电压Vaux为辅助绕组10两端的电压。

控制电路4(图2、3)包括至少脉冲宽度调制(PWM)电路50，其被配置为通过直接连接到开关SW1的驱动器25生成控制信号Vdrive_1。电路50(图2)从块51接收代表电压Vaux过零的信号，并可以响应于电阻器两端的Rsens的电压Vsense和电压Vcomp之间的比较而接收复位信号，所述比较为阻抗Z(s)两端的误差电压Verror；误差电压Verror是由于反馈电压Vaux和预定电压Vref之间的比较而形成的。具体地，当误差电压Verror等于或高于电压Vsens时，复位信号被发送到电路50。更具体地，误差电压Verror是由于与电压Vaux成比例的采样电压Vzcd和预定电压Vref之间的比较形成的。该电路50还接收来自块52的重启信号。

在操作中，当控制电路4接通开关SW1，第一电流I1流过初级绕组8，并且从初始值开始根据输入信号Vin的值和由初级绕组8提供的电感的函数而增加。在此期间，没有电流流过次级绕组9，因为二极管D1反向偏置，并且功率被存储在变压器7的芯部。

当控制电路4关断开关SW1，流过初级绕组8的电流被突然关断，并且刚刚存储在芯部中的功率被转移到次级绕组9。流过次级绕组9的第二电流I2突然达到峰值，其等于当开关SW1被关断时第一电流I1乘以初级绕组8和次级绕组9的匝数之比达到的峰值电流。第二电流I2开始根据次级绕组9与负载LOAD的电感的函数而减小。

在具有轻负载或零负载LOAD的情况下，开关转换器1操作在脉冲串模式。为了接收关于输出信号Vout的信息，即反馈电压Vaux时，控制电路4周期性地以某一“重启”频率迫使开关SW1接通。因此，功率开关转换器1提供了独立于负载LOAD的固定功率，该固定功率需要被消散以避免转换器1失调。

在开关SW1的两次连续接通之间的时间段中，控制电路4不能够对负载LOAD的最终变化作出响应。仅当开关SW1的换流发生时，转换器1响应提供所需的功率到负载LOAD。为此目的，开关转换器1包括唤醒电路5、6，其被配置为在功率转换器1进入脉冲串模式时迫使开关SW1接通，以用于检测输出信号Vout。

唤醒电路5、6(图1)包括耦合到输出端子3的发射部分5，和耦合到控制电路4的接收部分6。发射部分5被配置为在输出信号Vout下降到低于预定阈值参考时以无线的方式向接收部分6提供唤醒信号Vaux_pulse。

接收部分6包括第一使能电路A，其被配置为当开关SW1被关断并且距离变压器7的退磁的最后时刻t_burst第一时间段T_mask之后，使得唤醒信号Vaux_pulse能够从发射部分5传送到控制电路4。

这是通过这一事实进行解释的，即开关SW1在开关转换器1进入脉冲串模式之前的最后关断时刻，之后是由于变压器7的磁化电感和功率MOSFET SW1的漏极端子上的寄生电容Cpdrain之间的功率交换而形成的辅助绕组10上的一系列电压波动。所述电压波动具有类似于唤醒信号Vaux_pulse的特性，并可以由控制电路4解译为一系列唤醒信号Vaux_pulse，其可能激活开关SW1的接通。这是不期望的事件，因为可能提供给负载LOAD其他功率，导致输出信号Vout的不受控增加。

出于这个原因，重要的是第一时间周期T_mask由第一使能电路A设定，从而使得辅助绕组10上的电压波动幅度具有不可被控制电路4检测到的合适的值。

另一方面，发射部分5包括第二使能电路B，其被配置为在距离变压器7的退磁的最后时刻t_burst第二时间段T_inhibit之后向接收部分6提供唤醒信号Vaux_pulse，所述第二时间段T_inhibit大于第一时间段T_mask。

事实上，如果在第一时间段T_mask期间，出现输出信号Iout的增加，控制电路4将不能够检测到唤醒信号Vaux_pulse。出于这个原因，第二使能电路B必须等待一段大于第一时间段T_mask的时间，以向接收部分6提供唤醒信号Vaux_pulse，以便其能够正确地被控制电路4检测到。

因此，当输出信号Vout下降到低于预定阈值Ref时，第二使能电路B在第二时间段T_inhibit之后发送唤醒信号Vaux_pulse；第二时间段T_inhibit大于第一时间段T_mask。

第一使能电路A包括与第一信号发生器28级联的第一检测器18；所述第一检测器18被耦合到辅助绕组10，并被配置为通过辅助绕组10两端的反馈电压Vaux而检测变压器7的退磁，并且限定时刻t_burst，其是时间段T_mask的起始时刻，作为变压器7的退磁的最后时刻。尤其是，检测器18连接到管脚ZCD，其是分压器26的输出端子，所述分压器26包括电阻器R1、R2，与辅助绕组10并联布置，并且是过零检测器(图2)的输入端子。因此，由第一检测器18检测到的电压Vzcd与反馈电压Vaux成比例。

第一信号发生器28被配置为在距离时刻t_burst第一时间段T_mask之后生成第一使能信号EN1。

此外，第一使能电路A包括第一电压比较器29，其与辅助绕组10耦合，并被配置为将电压Vcomp与电压基准Vburst比较并且作为比较的结果，生成第二使能信号EN2。优选地，第一电压比较器29是迟滞电压比较器。具体地，电压Vcomp(图2)是由比较电路24提供的，所述比较电路24包括采样和保持电路53，其被配置为对电压Vzcd采样，以及比较器54，其被配置为执行采样电压Vzcd和预定电压Vref之间的比较并作为响应，提供阻抗Z(s)两端的误差电压Verror，其是电压Vcomp。

最后，第一使能电路A包括AND逻辑门13，其在其输入处具有第一使能信号EN1、第二使能信号EN2和唤醒脉冲Vwup_pulse。唤醒脉冲Vwup_pulse是由唤醒检测器11提供的信号，与辅助绕组10耦合，作为对唤醒信号Vaux_pulse的检测的响应。第二使能信号EN2通过级联到第一电压比较器29的非逻辑门NOT提供给AND逻辑门13。

AND逻辑门13被配置为当存在使能信号EN1和EN2时向连接到控制电路4的驱动部分22提供唤醒脉冲Vwup_pulse。驱动部分22优选地提供禁用信号EN_OFF，以关断包括在控制电路4中的电路，其在开关转换器1的脉冲串模式操作期间不发挥积极作用，以及使能信号EN_ON，以在典型的开关操作期间接通电路。

发射部分5包括耦合在次级绕组9与接地参考GND之间的另一个开关SW2和第二电压比较器20。电压比较器20被配置为将输出信号Vout与预定的阈值Ref进行比较，并且如果输出信号Vout低于预定阈值Ref，通过脉冲发生器14生成适于接通另一个开关SW2的驱动信号V_drive2。

第二使能电路B包括与第二信号发生器12级联的第二检测器21，所述第二检测器12与次级绕组9耦合并且被配置为通过次级绕组9两端的电压来检测变压器7的退磁，并且以与检测器18相同的方式定义开关SW1的时刻t_burst。特别是，第二检测器21检测端子SRD处的电压Vsrd，这是次级绕组9两端的电压。

第二信号发生器12被配置为在第二时间段T_inhibit之后生成第三使能信号EN3，并且将其提供给AND逻辑门23，所述AND逻辑门23具有其输入处的第三使能信号EN3及驱动信号V_drive2。AND逻辑门23被配置为使得能够向另一个开关SW2提供驱动信号V_drive2。例如，另一个开关SW2为功率MOSFET，其中其漏极端子与次级绕组9连接，其源极端子与地面参考GND连接，并且其栅极端子与电压缓冲器27连接，通过所述电压缓冲器27接收驱动信号V_drive2(图3)。

在操作中，第一检测器18和第二检测器21分别检测并处理跨辅助绕组10和第二绕组9两端的电压，并分别产生第一逻辑信号Tdmag_pri和第二逻辑信号Tdmag_sec(图6)。优选地，第一Tdmag_pri和第二逻辑信号Tdmag_sec在变压器7的退磁阶段中为高并且在磁化阶段中为低。由于它们的性质，第一逻辑信号Tdmag_pri和第二逻辑信号Tdmag_sec被同步并且它们被用于在开关转换器1进入脉冲串模式时，确定在接收部分6中的第一时间段T_mask，以及在发射部分5中的第二时间段T_inhibit的计数的开始时刻。所述开始时刻与时刻t_burst(图5)相一致。

具体地，当第一逻辑信号Tdmag_pri为高时，第一信号发生器28将第一时间段T_mask设定为“0”，并且在第一逻辑信号Tdmag_pri为低时，将第一时间段T_mask设定为“1”时。以同样的方式，第二信号产生器12对第二时间段T_inhibit进行设定。

当功率开关转换器1进入脉冲串模式(电压Vcomp低于参考电压Vburst)时，第一逻辑信号Tdmag_pri和第二逻辑信号Tdmag_sec分别在大于第一时间段T_mask和第二时间段T_inhibit的时间内均为低(图5、图6)。在第一时间段T_mask之后，第一信号发生器28使得能够进行唤醒脉冲Vaux_pulse的接收，同时，在第二时间段T_inhibit之后，第二信号发生器12使得能够进行唤醒脉冲Vaux_pulse的发送。因此，第二使能电路B必须等待大于第一时间段T_mask的时间段，以向接收部分6提供唤醒信号Vaux_pulse，以便其可以正确地被唤醒检测器11检测到。

如果在脉冲串模式操作期间，输出信号Vout下降到低于预定阈值Ref，第二使能电路B自开关关断时刻t_burst起第二时间段T_inhibit之后，发送唤醒信号Vaux_pulse，其大于第一时间段T_mask(图4)。具体地，AND逻辑门23提供适于接通另一个开关SW2的驱动信号V_drive2。唤醒信号Vaux_pulse是由于次级绕组9中的电流Is_pulse流动产生的感应电流脉冲Iaux_pulse(图3、图4)而形成的辅助绕组10两端的感应电压。

通过变压器7结合唤醒电路的接收部分6和发射部分5之间的同步的唤醒信号Vaux_pulse的传输允许当负载LOAD变化时接收6的响应时间的最优化，并且由此而来的功率消耗的最优化。