无线充电设备中实现FSK信号高效解调的电路结构的制作方法

本发明涉及无线充电技术领域，尤其涉及无线充电的通讯技术领域，具体是指一种无线充电设备中实现FSK信号高效解调的电路结构。

背景技术：

使用Qi标准的无线充电设备是通过2FSK(二进制频移键控)的方式传输功率的，无线充电系统中能量接收端所收到的信号为电感耦合过来的信号，从而导致其接收到的信号并非单频正弦信号，而是可能掺杂有大量高频噪声。目前，由于无线充电技术正处于起步阶段，所以针对Qi标准的无线充电设备的FSK(Frequency-Shift Keying，频移键控)信号解调电路不是很多，已有的FSK解调电路都是针对普通FSK信号的，传统的2FSK解调方法主要是相干解调、滤波非相干解调与正交相乘非相干解调三种方式。

在Qi标准通信协议中为保证传输能量稳定性规定了载波频率Fop与调制频率Fmod的周期差——最大值为282ns、最小值仅为32ns。如果使用传统方法进行解调，整个系统就需要非常高的精度来分辨不同的频率，无论用模拟或者数字方式都将大增加整个电路的开销。同时，在同一系统的不同通信阶段载波频率Fop有可能是110～205KHz之间的任意值，更大大增加了整个解调电路的开销。

技术实现要素：

本发明的目的是克服了上述现有技术的缺点，提供了一种能够在无线充电设备中实现FSK信号高效解调的电路结构。

为了实现上述目的，本发明的具有如下构成：

该无线充电设备中实现FSK信号高效解调的电路结构，包括：

数据采样模块，用于接收来自线圈的原始数据，将原始数据做平滑处理，并采样数据中的周期点数；

周期点数计数模块，用于计算周期点数之和，该周期点数计算模块的输入端与所述的数据采样模块的输出端相连接；

数据分流模块，用于产生左通道和右通道，并将周期点数之和的数据分为两路，实现电路的分时复用，该数据分流模块的输入端与所述的周期点数计数模块的输出端相连接；

周期点数处理模块，用于对数据再次进行平滑处理，进行数据位判断，并输出解调后的FSK信号，该周期点数处理模块的输入端与所述的数据分流模块的输出端相连接。

较佳地，所述的数据采样模块包括：

接收线圈，用于接收来自发射器的信号；

第一比较器，用于接收来自接收线圈的原始数据，并将所述的原始数据与参考电位比较，所述的接收线圈的输出信号经2MHz频率采样后输入至所述的比较器的第一输入端，所述的第一比较器的第二输入端与参考电位连接；

第一低通滤波器，用于对数据进行平滑处理，所述的第一低通滤波器的输入端与所述的第一比较器的输出端相连接，，所述的第一低通滤波器的输出端将滤波后的数据发送至高频采样单元；

高频采样单元，用于根据上升沿检测并采样周期点数，所述的高频采样单元的输入端与所述的第一低通滤波器相连接，所述的高频采样单元的输出端与所述的周期点数计数模块的输入端相连接。

更佳地，所述的第一低通滤波器为2阶IIR低通滤波器，其截止频率为5KHz，采样频率为2MHz。

较佳地，所述的周期点数计数模块包括第一选择器、第一加法器和第二加法器，所述的第一选择器的第一输入端与所述的第一加法器的输出端相连接，所述的第一选择器的第二输入端与所述的第二加法器的输出端相连接，所述的第一加法器用以计算当所述的数据采样模块输出数据的次数大于256时的所述的数据采样模块所输出的所有数据的和；所述的第二加法器用以计算当所述的数据采样模块输出数据的次数小于等于256时的所述的数据采样模块所输出的所有数据的和；所述的第一选择器的输出端根据所述的第一选择器的使能端的输入信号选择性输出所述的第一加法器的输出结果或所述的第二加法器的输出结果。

较佳地，所述的数据分流模块包括第四D触发器、第五D触发器、第五选择器、第六选择器、第八比较器和第五加法器，所述的第四D触发器的输入端接标志信号，所述的第四D触发器的输出端与所述的第五选择器的使能端相连接，所述的第五选择器的第一输入端与所述的第八比较器的输出端相连接，所述的第五选择器的第二输入端与所述的第五加法器的输出端相连接，所述的第五选择器的输出端与所述的第六选择器的第二输入端相连接，所述的第六选择器的第一输入端接第二阈值信号，所述的第六选择器的使能端与所述的第五D触发器的输出端相连接，所述的第五D触发器的输入端与输入信号的上升沿信号相连接，所述的第六选择器的输出端分别与所述的第八比较器的第二输入端和所述的第五加法器的第二输入端相连接，所述的第八比较器的第一输入端接第一阈值信号，所述的第五加法器的第一输入端接逻辑1。

较佳地，所述的周期点数处理模块包括：

第二低通滤波器，用于对分流后的数据进行平滑处理，所述的第二低通滤波器的输入端与所述的数据分流模块的输出端相连接，所述的第二低通滤波器的第一输出端与所述的周期点数计数模块的反馈端相连接；

载波频率Fop单元，用于消除Fop对周期点数的和值的影响，所述的载波频率Fop单元的输入端与所述的第二低通滤波器的第二输出端相连接；

频率消抖单元，用于消除周期点数的和值中的抖动和偏置使得数据中只剩下周期变化值，所述的载波频率Fop单元的第一输出端与所述的频率消抖单元的输入端相连接；

波形修饰单元，用于在一定数值范围内修饰输出波形，所述的载波频率Fop单元的第二输出端与所述的波形修饰单元的输入端相连接，所述的频率消抖单元的输出端与所述的波形修饰单元的控制端相连接，所述的波形修饰单元的输出端为所述的解调电路的输出端。

更佳地，所述的第二低通滤波器为2阶IIR低通滤波器，其截止频率为5KHz，采样频率为210KHz。

更佳地，所述的载波频率Fop单元包括第一减法器、第二减法器、第一D触发器、第二D触发器、第三D触发器、第一比较器、第二比较器、第五比较器、第六比较器、第七比较器、第三加法器、第四加法器、第二选择器、第三选择器、第一与门、第二与门、移位寄存器和第二取绝对值子单元，所述的第二低通滤波器的输出端分别与所述的第一减法器的第一输入端和所述的第一D触发器的输入端相连接，所述的第一D触发器的输出端与所述的第一减法器的第二输入端相连接，所述的第一减法器的输出端与所述的第一比较器的第一输入端相连接，所述的第一比较器的第二输入端接逻辑信号0，所述的第一比较器的输出端与所述的第三加法器的使能端相连接，所述的第三加法器的输出端与所述的第二选择器的第一输入端相连接，所述的第二选择器的第二输入端接逻辑0，所述的第二选择器的输出端分别与所述的第三加法器的输入端和所述的第二比较器的第一输入端相连接，所述的第二选择器的第一使能信号端与所述的第一与门的输出端相连接，所述的第二选择器的第二使能端接输入信号的上升沿信号，所述的第二选择器的第三使能端接所述的解调电路的使能信号，所述的第二选择器的第四使能端接所述的解调电路的复位信号，所述的第二选择器的第五使能端接所述的解调电路的时钟信号；所述的第二比较器的第二输入端接第五阈值信号，所述的第二比较器的输出端与所述的第一与门的第一输入端相连接，所述的第一与门的第二输入端接输入信号的上升沿信号，所述的第一与门的输出端还与所述的第二D触发器的第一使能端相连接，所述的第二D触发器的输出端与所述的第二低通滤波器的输出端相连接，所述的第二D触发器的输出端与所述的第二减法器的第二输入端相连接，所述的第二减法器的第一输入端与所述的第二低通滤波器的输出端相连接，所述的第二减法器的时钟端与所述的输入信号的上升沿信号相连接，所述的第二减法器的输出端分别与所述的频率消抖单元的输入端、所述的波形修饰单元的输入端和所述的第二取绝对值子单元的输入端相连接，所述的第二绝对值子单元的输出端与所述的第五比较器的第一输入端相连接，所述的第五比较器的第二输入端接第三阈值信号，所述的第五比较器的输出端与所述的第二与门的第一输入端相连接，所述的第二与门的输出端与所述的第二D触发器的第二使能端相连接；所述的第二低通滤波器的输出端还与所述的移位寄存器相连接，所述的移位寄存器的时钟端与所述的输入信号的上升沿信号相连接，所述的移位寄存器的输出端与所述的第六比较器的第一输入端和所述的第三D触发器的输入端相连接，所述的第三D触发器的输出端与所述的第六比较器的第二输入端相连接，所述的第六比较器的输出端与所述的第四加法器的使能端相连接，所述的第四加法器的时钟端与所述的输入信号的上升沿信号相连接，所述的第四加法器的输出端与所述的第三选择器的第一输入端相连接，所述的第三选择器的输出端与所述的第四加法器的输入端和所述的第七比较器的第一输入端相连接，所述的第三选择器的第二输入端接逻辑0，所述的第七比较器的第二输入端接第六阈值信号，所述的第七比较器的输出端与所述的第二与门的第二输入端相连接，所述的第二与门的第三输入端与所述的输入信号的上升沿信号相连接，所述的第二与门的输出端还与所述的第三选择器的第一使能端相连接，所述的第三选择器的第二使能端接所述的解调电路的使能信号，所述的第三选择器的第三使能端接所述的解调电路的复位信号，所述的第三选择器的第四使能端接所述的第一与门的输出端；所述的第三选择器的第五使能端接所述的输入信号的上升沿信号，所述的第三选择器的第六使能端接所述的解调电路的时钟信号。

更进一步地，所述的频率消抖单元包括第一取绝对值子单元、第三比较器和第四比较器，所述的第二减法器的输出端与所述的第一取绝对值单元的输入端相连接，所述的第一绝对值子单元的输出端分别与所述的第三比较器的第一输入端和第所述的四比较器的第二输入端相连接，所述的第三比较器的第二输入端接第四阈值信号，所述的第四比较器的第二输入端接所述的第三阈值信号，所述的第三比较器的输出端和所述的第四比较器的输出端均与所述的波形修饰单元的控制端相连接。

更进一步地，所述的波形修饰单元为一第四选择器，所述的第四选择器的第一使能信号端与所述的第三比较器的输出端相连接，所述第四选择器的第二使能信号端与所述的第四比较器的输出端相连接，所述第四选择器的第一输入端与所述的第二减法器的输出端相连接，所述第四选择器的第二输入端接逻辑1，所述第四选择器的第三输入端接第二阈值信号，所述第四选择器的输出端为所述的电路结构的输出端。

采用了该发明中的无线充电设备中实现FSK信号高效解调的电路结构，由于解调电路中使用了上述的周期点数计算模块、产生左右两路数据模块、周期点数处理模块中描述的方法，使得解调电路中仅采用2M的时钟处理数据，就可以实现高效的解调，即使输入信号很差，也可以进行准确地解调，大大提高了解包率(正确解包的数量)；同时左右两路处理的过程一样，所以电路是分时复用的，节省了电路开销，使FSK信号的解调更高效，具有广泛的应用范围。

附图说明

图1为本发明的无线充电设备中实现FSK信号高效解调的电路结构的示意图。

图2为本发明的无线充电设备中实现FSK信号高效解调的电路结构的第一低通滤波器的电路图。

图3为本发明的无线充电设备中实现FSK信号高效解调的电路结构的高频采样单元的结构示意图。

图4为本发明的无线充电设备中实现FSK信号高效解调的电路结构的数据分流模块的结构示意图。

图5为本发明的无线充电设备中实现FSK信号高效解调的电路结构的周期点数计数模块的电路图。

图6为本发明的无线充电设备中实现FSK信号高效解调的电路结构的第二低通滤波器的电路图。

图7为本发明的无线充电设备中实现FSK信号高效解调的电路结构的周期点数处理模块的电路图。

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

在一种可行的实施方式中，该无线充电设备中实现FSK信号高效解调的电路结构，包括：

数据采样模块，用于接收来自线圈的原始数据，将原始数据做平滑处理，并采样数据中的周期点数；

周期点数计数模块，用于计算周期点数之和，该周期点数计算模块的输入端与所述的数据采样模块的输出端相连接；

数据分流模块，用于产生左通道和右通道，并将周期点数之和的数据分为两路，实现电路的分时复用，该数据分流模块的输入端与所述的周期点数计数模块的输出端相连接；

周期点数处理模块，用于对数据再次进行平滑处理，进行数据位判断，并输出解调后的FSK信号，该周期点数处理模块的输入端与所述的数据分流模块的输出端相连接。

在一种较佳的实施方式中，所述的数据采样模块包括：

接收线圈，用于接收来自发射器的信号；

第一比较器，用于接收来自接收线圈的原始数据，并将所述的原始数据与参考电位比较，所述的接收线圈的输出信号经2MHz频率采样后输入至所述的比较器的第一输入端，所述的第一比较器的第二输入端与参考电位连接；

第一低通滤波器，用于对数据进行平滑处理，所述的第一低通滤波器的输入端与所述的第一比较器的输出端相连接，，所述的第一低通滤波器的输出端将滤波后的数据发送至高频采样单元；

高频采样单元，用于根据上升沿检测并采样周期点数，所述的高频采样单元的输入端与所述的第一低通滤波器相连接，所述的高频采样单元的输出端与所述的周期点数计数模块的输入端相连接。

在一种更佳的实施方式中，所述的第一低通滤波器为2阶IIR低通滤波器，其截止频率为5KHz，采样频率为2MHz。

在一种较佳的实施方式中，所述的周期点数计数模块包括第一选择器、第一加法器和第二加法器，所述的第一选择器的第一输入端与所述的第一加法器的输出端相连接，所述的第一选择器的第二输入端与所述的第二加法器的输出端相连接，所述的第一加法器用以计算当所述的数据采样模块输出数据的次数大于256时的所述的数据采样模块所输出的所有数据的和；所述的第二加法器用以计算当所述的数据采样模块输出数据的次数小于等于256时的所述的数据采样模块所输出的所有数据的和；所述的第一选择器的输出端根据所述的第一选择器的使能端的输入信号选择性输出所述的第一加法器的输出结果或所述的第二加法器的输出结果。

在一种较佳的实施方式中，所述的数据分流模块包括第四D触发器、第五D触发器、第五选择器、第六选择器、第八比较器和第五加法器，所述的第四D触发器的输入端接标志信号，所述的第四D触发器的输出端与所述的第五选择器的使能端相连接，所述的第五选择器的第一输入端与所述的第八比较器的输出端相连接，所述的第五选择器的第二输入端与所述的第五加法器的输出端相连接，所述的第五选择器的输出端与所述的第六选择器的第二输入端相连接，所述的第六选择器的第一输入端接第二阈值信号，所述的第六选择器的使能端与所述的第五D触发器的输出端相连接，所述的第五D触发器的输入端与输入信号的上升沿信号相连接，所述的第六选择器的输出端分别与所述的第八比较器的第二输入端和所述的第五加法器的第二输入端相连接，所述的第八比较器的第一输入端接第一阈值信号，所述的第五加法器的第一输入端接逻辑1。

在一种较佳的实施方式中，所述的周期点数处理模块包括：

第二低通滤波器，用于对分流后的数据进行平滑处理，所述的第二低通滤波器的输入端与所述的数据分流模块的输出端相连接，所述的第二低通滤波器的第一输出端与所述的周期点数计数模块的反馈端相连接；

载波频率Fop单元，用于消除Fop对周期点数的和值的影响，所述的载波频率Fop单元的输入端与所述的第二低通滤波器的第二输出端相连接；

频率消抖单元，用于消除周期点数的和值中的抖动和偏置使得数据中只剩下周期变化值，所述的载波频率Fop单元的第一输出端与所述的频率消抖单元的输入端相连接；

波形修饰单元，用于在一定数值范围内修饰输出波形，所述的载波频率Fop单元的第二输出端与所述的波形修饰单元的输入端相连接，所述的频率消抖单元的输出端与所述的波形修饰单元的控制端相连接，所述的波形修饰单元的输出端为所述的解调电路的输出端。

在一种更佳的实施方式中，所述的第二低通滤波器为2阶IIR低通滤波器，其截止频率为5KHz，采样频率为210KHz。

在一种更佳的实施方式中，所述的载波频率Fop单元包括第一减法器、第二减法器、第一D触发器、第二D触发器、第三D触发器、第一比较器、第二比较器、第五比较器、第六比较器、第七比较器、第三加法器、第四加法器、第二选择器、第三选择器、第一与门、第二与门、移位寄存器和第二取绝对值子单元，所述的第二低通滤波器的输出端分别与所述的第一减法器的第一输入端和所述的第一D触发器的输入端相连接，所述的第一D触发器的输出端与所述的第一减法器的第二输入端相连接，所述的第一减法器的输出端与所述的第一比较器的第一输入端相连接，所述的第一比较器的第二输入端接逻辑信号0，所述的第一比较器的输出端与所述的第三加法器的使能端相连接，所述的第三加法器的输出端与所述的第二选择器的第一输入端相连接，所述的第二选择器的第二输入端接逻辑0，所述的第二选择器的输出端分别与所述的第三加法器的输入端和所述的第二比较器的第一输入端相连接，所述的第二选择器的第一使能信号端与所述的第一与门的输出端相连接，所述的第二选择器的第二使能端接输入信号的上升沿信号，所述的第二选择器的第三使能端接所述的解调电路的使能信号，所述的第二选择器的第四使能端接所述的解调电路的复位信号，所述的第二选择器的第五使能端接所述的解调电路的时钟信号；所述的第二比较器的第二输入端接第五阈值信号，所述的第二比较器的输出端与所述的第一与门的第一输入端相连接，所述的第一与门的第二输入端接输入信号的上升沿信号，所述的第一与门的输出端还与所述的第二D触发器的第一使能端相连接，所述的第二D触发器的输出端与所述的第二低通滤波器的输出端相连接，所述的第二D触发器的输出端与所述的第二减法器的第二输入端相连接，所述的第二减法器的第一输入端与所述的第二低通滤波器的输出端相连接，所述的第二减法器的时钟端与所述的输入信号的上升沿信号相连接，所述的第二减法器的输出端分别与所述的频率消抖单元的输入端、所述的波形修饰单元的输入端和所述的第二取绝对值子单元的输入端相连接，所述的第二绝对值子单元的输出端与所述的第五比较器的第一输入端相连接，所述的第五比较器的第二输入端接第三阈值信号，所述的第五比较器的输出端与所述的第二与门的第一输入端相连接，所述的第二与门的输出端与所述的第二D触发器的第二使能端相连接；所述的第二低通滤波器的输出端还与所述的移位寄存器相连接，所述的移位寄存器的时钟端与所述的输入信号的上升沿信号相连接，所述的移位寄存器的输出端与所述的第六比较器的第一输入端和所述的第三D触发器的输入端相连接，所述的第三D触发器的输出端与所述的第六比较器的第二输入端相连接，所述的第六比较器的输出端与所述的第四加法器的使能端相连接，所述的第四加法器的时钟端与所述的输入信号的上升沿信号相连接，所述的第四加法器的输出端与所述的第三选择器的第一输入端相连接，所述的第三选择器的输出端与所述的第四加法器的输入端和所述的第七比较器的第一输入端相连接，所述的第三选择器的第二输入端接逻辑0，所述的第七比较器的第二输入端接第六阈值信号，所述的第七比较器的输出端与所述的第二与门的第二输入端相连接，所述的第二与门的第三输入端与所述的输入信号的上升沿信号相连接，所述的第二与门的输出端还与所述的第三选择器的第一使能端相连接，所述的第三选择器的第二使能端接所述的解调电路的使能信号，所述的第三选择器的第三使能端接所述的解调电路的复位信号，所述的第三选择器的第四使能端接所述的第一与门的输出端；所述的第三选择器的第五使能端接所述的输入信号的上升沿信号，所述的第三选择器的第六使能端接所述的解调电路的时钟信号。

在一种更进一步的实施方式中，所述的频率消抖单元包括第一取绝对值子单元、第三比较器和第四比较器，所述的第二减法器的输出端与所述的第一取绝对值单元的输入端相连接，所述的第一绝对值子单元的输出端分别与所述的第三比较器的第一输入端和第所述的四比较器的第二输入端相连接，所述的第三比较器的第二输入端接第四阈值信号，所述的第四比较器的第二输入端接所述的第三阈值信号，所述的第三比较器的输出端和所述的第四比较器的输出端均与所述的波形修饰单元的控制端相连接。

在一种更进一步的实施方式中，所述的波形修饰单元为一第四选择器，所述的第四选择器的第一使能信号端与所述的第三比较器的输出端相连接，所述第四选择器的第二使能信号端与所述的第四比较器的输出端相连接，所述第四选择器的第一输入端与所述的第二减法器的输出端相连接，所述第四选择器的第二输入端接逻辑1，所述第四选择器的第三输入端接第二阈值信号，所述第四选择器的输出端为所述的电路结构的输出端。

在一种更为具体的实施方式中，FSK通讯的整个过程如图1所示，为保证输入信号的波形其抖动不至于影响后面的解码算法，线圈上的信号进入芯片在经过比较器之后，通过2MHz频率读取比较器输出值，则该值可视为2MHz的1bit采样数据，将此数据先过低通滤波器1，滤除其频率较高的抖动波形，然后进行周期点数计数，将256个采样点的值加起来，经过左右通道产生模块，将数据流分成左右两路，之后分别经过低通滤波器2进行数据平滑，最后对低通滤波器的输出进行数据位判断，输出0或1。值得注意的是左右两路输出，经过的处理是完全一样的，所以电路是分时复用的。

1)低通滤波器1

如图2所示，为了平滑比较器输出的曲线，以排除原信号中的幅度突变点，采用2阶IIR低通滤波器LPF1进行处理。此滤波器包括6个系数，需要将其进行8bit定点化及相应优化。

此计算中由3个8*8的乘法运算，5个8+8的加法运算，所需存储的滤波器系数共有3个，还有两个8bit中间变量存储buffer。

2)高频率采样计数部分

计数器T_counter用于计算滤波器LPF1输出数据的个数，一旦滤波器LPF1的输出由0变为1，即有一个上升沿出现，将计数器T_counter的值输出，并将其重新赋值为1。在本系统中，计数器T_counter将一直以固定频率2MHz计数，其长度为5bit，因为2MHz/110KHz＝18.2，该值小于32，且该计数器不用考虑溢出处理：因为一旦T_counter溢出说明可能出现以下两种状况：1)线圈上长时间无信号；2)线圈上信号的周期太长，这两种情况芯片均应该处于非正常工作状态，采样和计数的整个过程如图3所示。

3)左右通道产生部分

周期点数计数模块输出经过左右通道产生模块，将数据流分成左右两路，其中左路信号是256个周期计数和，右路数据是在满足一定条件下，用256个周期计数和减去一个变量cons_r得到的，该变量的计算过程如图4所示。

4)周期点数计算

计算周期点数以及更新的过程如图5所示，如果计数器T_counter有输出，首先计算最近的256个周期的点数之和，然后将该输出值存入周期计数buffer中，在此以后以256为窗口计算buffer成员之和——SumTbuff，之后对SumTbuff进行后续处理。在这里使用同步FIFO，控制T_counter的写入和读出。当起始数据不足256时，将T_counter进行累加并将其写入FIFO中，当T_counter的个数大于256时，写入数据之前要将FIFO中的第一个数据读出并在SumTbuff中减掉。

5)低通滤波器2

如图6所示，该滤波器的目的是将输出数据进行一个平滑的过程，其输入数据的的更新频率为Fop或者Fmod，取其最大值205KHz时设计滤波器。采用2阶IIR低通滤波器，将系数进行16bit定点化及相应优化。

该滤波器实现过程中首先将输入信号左移8bit将其扩展为23bit信号，在具体运算过程中有四次23*16的乘法运算，四次23+23的加法运算，所需存储的滤波器系数共有4个，还有两个23bit中间变量存储buffer。

6)周期点数处理

如图7所示，周期点数处理模块对应的电路结构，LPF2_out信号是SumTbuff经过低通滤波器2之后输出的，由于在通信过程中SumTbuff会出现一定的波动，这个波动可看作是频率较高处的噪声。LPF2_out可以反映频率的变化，此时判断出Fop的值，并用该值与LPF2输出值做差。同时将做差后的信号进行一系列波形修饰处理，从而消除和值中的抖动与偏置，仅余变化值，从而进行判断。本模块主要是完成检测频率变化、同频计数、消除Fop对解码的影响和消除抖动等。

从图7可以看出，所有计算都是检测到上升沿时进行的，当标志信号flag1和flag2满足条件时，LPF2_out会经过D触发器缓存到一个buffer中，并等待和下一时刻的LPF2_out做差值运算，得到sum_delt之后，进行阈值保护。当sum_delt的绝对值小于阈值threshold1时，clip_sum_delt为1，当sum_delt的绝对值大于阈值threshold 4时，clip_sum_delt为threshold4，否则clip_sum_delt为sum_delt的绝对值。标志信号flag1为1的条件是在上升沿到来时，count_delt大于阈值threshold5。标志信号flag2为1的条件是在上升沿到来时，count_div4大于等于阈值threshold 6且sum_delt的绝对值大于阈值threshold 3。

采用了该发明中的无线充电设备中实现FSK信号高效解调的电路结构，由于解调电路中使用了上述的周期点数计算模块、产生左右两路数据模块、周期点数处理模块中描述的方法，使得解调电路中仅采用2M的时钟处理数据，就可以实现高效的解调，即使输入信号很差，也可以进行准确地解调，大大提高了解包率(正确解包的数量)；同时左右两路处理的过程一样，所以电路是分时复用的，节省了电路开销，使FSK信号的解调更高效，具有广泛的应用范围。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。