本发明涉及谐振电路技术领域，尤其涉及一种谐振电路。
背景技术：
目前llc(llc：含有电感、电容和电阻元件的单口网络，在某些工作频率上，出现端口电压和电流波形相位相同的情况时，称电路发生谐振。能发生谐振的电路，称为谐振电路。)串并联谐振变换器因为具有较高的转换效率，在通信电源、服务器电源、led照明、电动汽车充电桩等领域都有广泛的应用。单相llc的输出电流纹波较大，需要设计复杂的输出滤波器来滤除电流纹波以稳定输出电压，这就需要用到大量的滤波电容，给功率密度、可靠性和成本等方面带来不利的影响，功率越大这种影响就越明显。
减小功率变换器输出电流纹波最常用的方法就是采用交错并联输出，而并联后的llc由于各路之间的电气参数有差异，直流增益偏差很大，电气参数的微小差异就能造成各路输出的严重不均流。
为了解决并联llc的不均流问题，业界目前有三种方法：一是逐周期检测各路的输出电流，通过控制各路的开关周期来实现均流，由于各路的开关周期不同所以不能实现完全的交错，这种方法对输出电流检测电路的带宽和检测精度要求较高，实现起来比较困难，二是利用两个电容串联形成两路串联的母线，分别给两路llc供电。这两路llc呈输入串联输出并联状态，当其中一路输出电流偏大时，对应的输入母线电压会被拉低，减小输出电流，所以具有自动均流功能，不需要额外的控制。这种电路适合高压输入低压输出的场合，比如通信电源或服务器电源。三是采用三相llc，由于三相电路的工作状态相互耦合，也能实现三路输出电流的自动均流，但是变压器的结构设计比较复杂。
常见的pwm开关电源拓扑一般为输入端并联/输出端并联形式，llc谐振变换器如果也采用这种并联形式就容易产生严重的不均流问题，因为llc谐振变换器的输出增益与工作频率、谐振电感、谐振电容、励磁电感、以及负载大小都有关系，两路并联的llc工作在交错状态时虽然开关频率和负载相同，谐振电感、谐振电容和励磁电感的微小差异都会导致两路llc的输出增益出现偏差，这样增益较大的那路llc就会承担比较大的负载电流，而另一路则只有较小的负载电流流过，增益偏差越大则不均流的程度也就越高。可见，不均流的本质是增益的偏差，输入端并联/输出端并联的电路连接形式无法从根本上解决不均流问题。
技术实现要素：
本发明要解决的技术问题在于，针对上述现有技术中电路纹波大、各路llc电路不均流、滤波器成本高、系统可靠性差的问题，提供一种谐振电路。
本发明解决其技术问题所采用的技术方案是：
构造一种谐振电路，包括斩波子电路、多个谐振子电路及多个与所述谐振子电路一一对应的输出电容，每个所述谐振子电路的两个输出端分别连接至与之对应的输出电容的两端，多个所述输出电容在输出电压的两端之间构成串联支路；多个所述谐振子电路的输入端连接至所述斩波子电路，所述斩波子电路连接至电源端。
在本发明所述的谐振电路中，多个所述谐振子电路包括第一谐振子电路及第二谐振子电路，多个所述输出电容包括第一输出电容及第二输出电容；
所述第一谐振子电路的一个输出端连接至第一节点，所述第一谐振子电路的另一个输出端连接至第二节点；
所述第二谐振子电路的一个输出端连接至第二节点，所述第一谐振子电路的另一个输出端连接至第三节点；
所述第一输出电容的一端连接至所述第一节点，所述第一输出电容的另一端连接至所述第二节点；
所述第二输出电容的一端连接至所述第二节点，所述第二输出电容的另一端连接至所述第三节点。
在本发明所述的谐振电路中，所述斩波子电路包括第一开关管、第二开关管、第三开关管及第四开关管；
所述第一开关管和第二开关管串联构成的支路，与第三开关管以及第四开关管串联构成的支路并联；
第一开关管与第二开关管之间的连接点作为第四节点，第三开关管与第四开关管之间的连接点作为第五节点，第一开关管与第三开关管之间的连接点作为第六节点，第二开关管与第四开关管之间的连接点作为第七节点。
在本发明所述的谐振电路中，所述第一谐振子电路包括第一谐振电感、第一谐振电容、第一激磁电感、第一变压器、第一二极管及第二二极管；
所述第二谐振子电路包括第二谐振电感、第二谐振电容、第二激磁电感、第二变压器、第三二极管及第四二极管。
在本发明所述的谐振电路中，所述第五节点通过所述第一谐振电感及所述第一谐振电容连接至所述第一激磁电感的一端及所述第一变压器的原边绕组的第一端；
所述第四节点通过所述第二谐振电感及所述第二谐振电容连接至所述第二激磁电感的一端及所述第二变压器的原边绕组的第一端；
所述第一激磁电感的另一端、所述第一变压器的原边绕组的第二端、所述第二激磁电感的另一端及所述第二变压器的原边绕组的第二端均连接至所述第七节点；
所述第一变压器的副边绕组的第一端连接至所述第一二极管的正极，所述第一变压器的副边绕组的第二端连接至所述第二二极管的正极，所述第一变压器的副边绕组的中心抽头连接至所述第二节点；
所述第二变压器的副边绕组的第一端连接至所述第三二极管的正极，所述第二变压器的副边绕组的第二端连接至所述第四二极管的正极，所述第二变压器的副边绕组的中心抽头连接至所述第三节点；
所述第一二极管的负极及所述第二二极管的负极均连接至所述第一节点，所述第三二极管的负极及所述第四二极管的负极均连接至所述第二节点。
在本发明所述的谐振电路中，所述第五节点通过所述第一谐振电感及所述第一谐振电容连接至所述第一激磁电感的一端及所述第一变压器的原边绕组的第一端；
所述第四节点通过所述第二谐振电感及所述第二谐振电容连接至所述第二激磁电感的一端及所述第二变压器的原边绕组的第一端；
所述第一激磁电感的另一端、所述第一变压器的原边绕组的第二端、所述第二激磁电感的另一端及所述第二变压器的原边绕组的第二端均连接至所述第七节点；
所述第一变压器的副边绕组的第一端连接至所述第一二极管的正极，所述第一变压器的副边绕组的第二端连接至所述第二二极管的正极，所述第一变压器的副边绕组的中心抽头连接至所述第二节点；
所述第二变压器的副边绕组的第一端连接至所述第三二极管的负极，所述第二变压器的副边绕组的第二端连接至所述第四二极管的负极，所述第二变压器的副边绕组的中心抽头连接至所述第二节点；
所述第一二极管的负极及所述第二二极管的负极均连接至所述第一节点，所述第三二极管的正极及所述第四二极管的正极均连接至所述第三节点。
在本发明所述的谐振电路中，所述第五节点通过所述第一谐振电感及所述第一谐振电容连接至所述第一激磁电感的一端及所述第一变压器的原边绕组的第一端；
所述第四节点通过所述第二谐振电感及所述第二谐振电容连接至所述第二激磁电感的一端及所述第二变压器的原边绕组的第一端；
所述第一激磁电感的另一端、所述第一变压器的原边绕组的第二端、所述第二激磁电感的另一端及所述第二变压器的原边绕组的第二端均连接至所述第六节点；
所述第一变压器的副边绕组的第一端连接至所述第一二极管的正极，所述第一变压器的副边绕组的第二端连接至所述第二二极管的正极，所述第一变压器的副边绕组的中心抽头连接至所述第二节点；
所述第二变压器的副边绕组的第一端连接至所述第三二极管的正极，所述第二变压器的副边绕组的第二端连接至所述第四二极管的正极，所述第二变压器的副边绕组的中心抽头连接至所述第三节点；
所述第一二极管的负极及所述第二二极管的负极均连接至所述第一节点，所述第三二极管的负极及所述第四二极管的负极均连接至所述第二节点。
在本发明所述的谐振电路中，所述第五节点通过所述第一谐振电感及所述第一谐振电容连接至所述第一激磁电感的一端及所述第一变压器的原边绕组的第一端；
所述第四节点通过所述第二谐振电感及所述第二谐振电容连接至所述第二激磁电感的一端及所述第二变压器的原边绕组的第一端；
所述第一激磁电感的另一端及所述第一变压器的原边绕组的第二端均连接至所述第六节点；所述第二激磁电感的另一端及所述第二变压器的原边绕组的第二端均连接至所述第七节点；
所述第一变压器的副边绕组的第一端连接至所述第一二极管的正极，所述第一变压器的副边绕组的第二端连接至所述第二二极管的正极，所述第一变压器的副边绕组的中心抽头连接至所述第二节点；
所述第二变压器的副边绕组的第一端连接至所述第三二极管的正极，所述第二变压器的副边绕组的第二端连接至所述第四二极管的正极，所述第二变压器的副边绕组的中心抽头连接至所述第三节点；
所述第一二极管的负极及所述第二二极管的负极均连接至所述第一节点，所述第三二极管的负极及所述第四二极管的负极均连接至所述第二节点。
在本发明所述的谐振电路中，所述斩波子电路还包括第一电容及第二电容，所述第六节点通过所述第一电容及第二电容连接至所述第七节点，所述第一电容及第二电容的连接点作为第八节点。
在本发明所述的谐振电路中，所述第五节点通过所述第一谐振电感及所述第一谐振电容连接至所述第一激磁电感的一端及所述第一变压器的原边绕组的第一端；
所述第四节点通过所述第二谐振电感及所述第二谐振电容连接至所述第二激磁电感的一端及所述第二变压器的原边绕组的第一端；
所述第一激磁电感的另一端、所述第一变压器的原边绕组的第二端、所述第二激磁电感的另一端及所述第二变压器的原边绕组的第二端均连接至所述第八节点；
所述第一变压器的副边绕组的第一端连接至所述第一二极管的正极，所述第一变压器的副边绕组的第二端连接至所述第二二极管的正极，所述第一变压器的副边绕组的中心抽头连接至所述第二节点；
所述第二变压器的副边绕组的第一端连接至所述第三二极管的负极，所述第二变压器的副边绕组的第二端连接至所述第四二极管的负极，所述第二变压器的副边绕组的中心抽头连接至所述第二节点；
所述第一二极管的负极及所述第二二极管的负极均连接至所述第一节点，所述第三二极管的正极及所述第四二极管的正极均连接至所述第三节点。
上述公开的一种谐振电路具有以下有益效果：采用输入端并联/输出端串联的电路连接形式，用电路拓扑抵消两路llc谐振电路增益偏差带来的不利影响，达到自动均流的目的；减小电流纹波，可以同时减小低压输入高压输出场合的输入和输出电流纹波，减小滤波器的成本，并提高系统的可靠性。
附图说明
图1为本发明提供的一种谐振电路的结构示意图；
图2为本发明第一实施例提供的两路谐振电路的结构示意图；
图3为本发明第二实施例提供的两路谐振电路的结构示意图；
图4为本发明第三实施例提供的两路谐振电路的结构示意图；
图5为本发明第四实施例提供的两路谐振电路的结构示意图；
图6为本发明第五实施例提供的两路谐振电路的结构示意图；
图7为现有技术中的交错并联llc电路结构示意图；
图8为现有技术中的交错并联llc电路的第一次仿真时间/输出电流坐标图；
图9为现有技术中的交错并联llc电路的第二次仿真时间/输出电流坐标图；
图10为本发明提供的低纹波谐振电路的结构示意图；
图11为本发明提供的低纹波谐振电路的第一次仿真时间/输出电流坐标图；
图12为本发明提供的低纹波谐振电路的第二次仿真时间/输出电流坐标图；
图13为本发明提供的低纹波谐振电路的第二次仿真时间/输出电压坐标图；
图14为本发明提供的低纹波谐振电路的第三次仿真时间/输出电流坐标图；
图15为本发明提供的低纹波谐振电路的第三次仿真时间/输出电压坐标图；
图16为传统单路llc输出电压纹波的坐标图；
图17为本发明提供的输出电压纹波的坐标图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明提供了一种谐振电路100，其目的在于，主要针对llc谐振电路100的并联应用，解决交错并联llc电路的不均流问题，本谐振电路100具有输出电压纹波小，输入电流纹波小等优点。本申请主要特征在于输入端并联，输出端串联。采用输入端并联/输出端串联的电路连接形式，用电路拓扑抵消两路llc谐振电路100增益偏差带来的不利影响，达到自动均流的目的；减小电流纹波，可以同时减小低压输入高压输出场合的输入和输出电流纹波，减小滤波器的成本，并提高系统的可靠性，比较适合应用于光伏逆变器的隔离升压环节，当然也可以用在其他需要隔离的场合。
参见图1，图1为本发明提供的一种谐振电路100的结构示意图，该谐振电路100包括斩波子电路10、多个谐振子电路20及多个与所述谐振子电路20一一对应的输出电容30，每个所述谐振子电路20的两个输出端分别连接至与之对应的输出电容30的两端；多个所述谐振子电路20的输入端连接至所述斩波子电路10，所述斩波子电路10连接至电源端vin。多个输出电容30在输出电压vo两端之间构成串联支路。
参见图2，图2为本发明第一实施例提供的两路谐振电路100的结构示意图，该实施例中，t1及t2为两个独立的电压器，变压器原边(左侧)连接连个独立的llc半桥谐振电路100，变压器的副边绕组有中心抽头，输出整流方式为全波整流。
具体的，多个所述谐振子电路20包括第一谐振子电路20及第二谐振子电路20，多个所述输出电容30包括第一输出电容co1及第二输出电容co2；所述第一谐振子电路20的一个输出端连接至第一节点1，所述第一谐振子电路20的另一个输出端连接至第二节点2；所述第二谐振子电路20的一个输出端连接至第二节点2，所述第一谐振子电路20的另一个输出端连接至第三节点3；所述第一输出电容co1的一端连接至所述第一节点1，所述第一输出电容co1的另一端连接至所述第二节点2；所述第二输出电容co2的一端连接至所述第二节点2，所述第二输出电容co2的另一端连接至所述第三节点3。
所述斩波子电路10包括第一开关管s1、第二开关管s2、第三开关管s3及第四开关管s4；所述第一开关管s1和第二开关管s2串联构成的支路，与第三开关管s3以及第四开关管s4串联构成的支路并联；第一开关管s1与第二开关管s2之间的连接点作为第四节点4，第三开关管s3与第四开关管s4之间的连接点作为第五节点5，第一开关管s1与第三开关管s3之间的连接点作为第六节点6，第二开关管s2与第四开关管s4之间的连接点作为第七节点7。
所述第一谐振子电路20包括第一谐振电感l1、第一谐振电容c1、第一激磁电感lm1、第一变压器t1、第一二极管d1及第二二极管d2；所述第二谐振子电路20包括第二谐振电感l2、第二谐振电容c2、第二激磁电感lm2、第二变压器t2、第三二极管d3及第四二极管d4。
所述第五节点5通过所述第一谐振电感l1及所述第一谐振电容c1连接至所述第一激磁电感lm1的一端及所述第一变压器t1的原边绕组的第一端；所述第四节点4通过所述第二谐振电感l2及所述第二谐振电容c2连接至所述第二激磁电感lm2的一端及所述第二变压器t2的原边绕组的第一端；所述第一激磁电感lm1的另一端、所述第一变压器t1的原边绕组的第二端、所述第二激磁电感lm2的另一端及所述第二变压器t2的原边绕组的第二端均连接至所述第七节点7；所述第一变压器t1的副边绕组的第一端连接至所述第一二极管d1的正极，所述第一变压器t1的副边绕组的第二端连接至所述第二二极管d2的正极，所述第一变压器t1的副边绕组的中心抽头连接至所述第二节点2；所述第二变压器t2的副边绕组的第一端连接至所述第三二极管d3的正极，所述第二变压器t2的副边绕组的第二端连接至所述第四二极管d4的正极，所述第二变压器t2的副边绕组的中心抽头连接至所述第三节点3；所述第一二极管d1的负极及所述第二二极管d2的负极均连接至所述第一节点1，所述第三二极管d3的负极及所述第四二极管d4的负极均连接至所述第二节点2。
参见图3，图3为本发明第二实施例提供的两路谐振电路100的结构示意图，该实施例不同于第一实施例之处在于，将变压器t2副边绕组输出整流二极管的方向改变。
具体的，所述第五节点5通过所述第一谐振电感l1及所述第一谐振电容c1连接至所述第一激磁电感lm1的一端及所述第一变压器t1的原边绕组的第一端；所述第四节点4通过所述第二谐振电感l2及所述第二谐振电容c2连接至所述第二激磁电感lm2的一端及所述第二变压器t2的原边绕组的第一端；所述第一激磁电感lm1的另一端、所述第一变压器t1的原边绕组的第二端、所述第二激磁电感lm2的另一端及所述第二变压器t2的原边绕组的第二端均连接至所述第七节点7；所述第一变压器t1的副边绕组的第一端连接至所述第一二极管d1的正极，所述第一变压器t1的副边绕组的第二端连接至所述第二二极管d2的正极，所述第一变压器t1的副边绕组的中心抽头连接至所述第二节点2；所述第二变压器t2的副边绕组的第一端连接至所述第三二极管d3的负极，所述第二变压器t2的副边绕组的第二端连接至所述第四二极管d4的负极，所述第二变压器t2的副边绕组的中心抽头连接至所述第二节点2；所述第一二极管d1的负极及所述第二二极管d2的负极均连接至所述第一节点1，所述第三二极管d3的正极及所述第四二极管d4的正极均连接至所述第三节点3。
参见图4，图4为本发明第三实施例提供的两路谐振电路100的结构示意图。该实施例不同于第一实施例之处在于，改变半桥llc谐振电路100的连接方式，将原第七节点7的连接方式改为第六节点6。
具体的，所述第五节点5通过所述第一谐振电感l1及所述第一谐振电容c1连接至所述第一激磁电感lm1的一端及所述第一变压器t1的原边绕组的第一端；所述第四节点4通过所述第二谐振电感l2及所述第二谐振电容c2连接至所述第二激磁电感lm2的一端及所述第二变压器t2的原边绕组的第一端；所述第一激磁电感lm1的另一端、所述第一变压器t1的原边绕组的第二端、所述第二激磁电感lm2的另一端及所述第二变压器t2的原边绕组的第二端均连接至所述第六节点6；所述第一变压器t1的副边绕组的第一端连接至所述第一二极管d1的正极，所述第一变压器t1的副边绕组的第二端连接至所述第二二极管d2的正极，所述第一变压器t1的副边绕组的中心抽头连接至所述第二节点2；所述第二变压器t2的副边绕组的第一端连接至所述第三二极管d3的正极，所述第二变压器t2的副边绕组的第二端连接至所述第四二极管d4的正极，所述第二变压器t2的副边绕组的中心抽头连接至所述第三节点3；所述第一二极管d1的负极及所述第二二极管d2的负极均连接至所述第一节点1，所述第三二极管d3的负极及所述第四二极管d4的负极均连接至所述第二节点2。
参见图5，图5为本发明第四实施例提供的两路谐振电路100的结构示意图。该实施例不同于第一实施例之处在于，改变半桥llc谐振电路100的连接方式，将第七节点7及第六节点6分别连接至t1的第二端及t2的第二端。
具体的，所述第五节点5通过所述第一谐振电感l1及所述第一谐振电容c1连接至所述第一激磁电感lm1的一端及所述第一变压器t1的原边绕组的第一端；所述第四节点4通过所述第二谐振电感l2及所述第二谐振电容c2连接至所述第二激磁电感lm2的一端及所述第二变压器t2的原边绕组的第一端；所述第一激磁电感lm1的另一端及所述第一变压器t1的原边绕组的第二端均连接至所述第六节点6；所述第二激磁电感lm2的另一端及所述第二变压器t2的原边绕组的第二端均连接至所述第七节点7；所述第一变压器t1的副边绕组的第一端连接至所述第一二极管d1的正极，所述第一变压器t1的副边绕组的第二端连接至所述第二二极管d2的正极，所述第一变压器t1的副边绕组的中心抽头连接至所述第二节点2；所述第二变压器t2的副边绕组的第一端连接至所述第三二极管d3的正极，所述第二变压器t2的副边绕组的第二端连接至所述第四二极管d4的正极，所述第二变压器t2的副边绕组的中心抽头连接至所述第三节点3；所述第一二极管d1的负极及所述第二二极管d2的负极均连接至所述第一节点1，所述第三二极管d3的负极及所述第四二极管d4的负极均连接至所述第二节点2。
参见图6，图6为本发明第五实施例提供的两路谐振电路100的结构示意图，该实施例不同于第一实施例之处在于，在输入直流母线上增加两个分裂电容c1和c2，两路llc谐振电路100都与分裂电容中点相连。
具体的，所述斩波子电路10还包括第一电容c10及第二电容c20，所述第六节点6通过所述第一电容c10及第二电容c20连接至所述第七节点7，所述第一电容c10及第二电容c20的连接点作为第八节点8。所述第五节点5通过所述第一谐振电感l1及所述第一谐振电容c1连接至所述第一激磁电感lm1的一端及所述第一变压器t1的原边绕组的第一端；所述第四节点4通过所述第二谐振电感l2及所述第二谐振电容c2连接至所述第二激磁电感lm2的一端及所述第二变压器t2的原边绕组的第一端；所述第一激磁电感lm1的另一端、所述第一变压器t1的原边绕组的第二端、所述第二激磁电感lm2的另一端及所述第二变压器t2的原边绕组的第二端均连接至所述第八节点8；所述第一变压器t1的副边绕组的第一端连接至所述第一二极管d1的正极，所述第一变压器t1的副边绕组的第二端连接至所述第二二极管d2的正极，所述第一变压器t1的副边绕组的中心抽头连接至所述第二节点2；所述第二变压器t2的副边绕组的第一端连接至所述第三二极管d3的负极，所述第二变压器t2的副边绕组的第二端连接至所述第四二极管d4的负极，所述第二变压器t2的副边绕组的中心抽头连接至所述第二节点2；所述第一二极管d1的负极及所述第二二极管d2的负极均连接至所述第一节点1，所述第三二极管d3的正极及所述第四二极管d4的正极均连接至所述第三节点3。
下面以仿真来说明本发明拓扑对解决交错并联llc电路不均流问题的有效性。
首先按照现有技术中的交错并联llc电路建立仿真模型，该交错并联llc电路如图7所示，在两路llc的谐振参数相同(谐振电感均为38uh，谐振电容均为50nf)的情况下，某负载情况下两路llc的输出电流iout1和iout2波形见下图，两路llc输出相同电流，均流效果良好，参见图8，图8为现有技术中的交错并联llc电路的第一次仿真时间/输出电流坐标图。
然后在第一路llc的谐振电感和谐振电容都不变和第二路llc的谐振电容不变的情况下，将第二路llc的谐振电感由38uh改为40uh(即两路llc的谐振电感有2.56％的偏差)，此时两路llc的输出电流见图9，图9为现有技术中的交错并联llc电路的第二次仿真时间/输出电流坐标图，可见出现了严重的不均流，不均流度高达79.2％。
下面按照本发明提供的低纹波llc电路进行仿真，见图10，图10为本发明提供的低纹波谐振电路100的结构示意图。
在两路llc的谐振参数相同(谐振电感均为38uh，谐振电容均为50nf)的情况下两路llc的均流效果也是非常良好，见图11，图11为本发明提供的低纹波谐振电路100的第一次仿真时间/输出电流坐标图。
然后在第一路llc的谐振电感和谐振电容都不变和第二路llc的谐振电容不变的情况下，将第二路llc的谐振电感由38uh改为42uh(即两路llc的谐振电感有5％的偏差)，此时两路llc的输出电流见下图，出现了轻微的不均流，不均流度仅为1.57％，参见图12，图12为本发明提供的低纹波谐振电路100的第二次仿真时间/输出电流坐标图。
此时，两个输出电容30co1和co2两端的电压uout1和uout2见图13，图13为本发明提供的低纹波谐振电路100的第二次仿真时间/输出电压坐标图，两电压之间的偏差仅为1.48％。
继续增加第二路llc的谐振为48uh，此时两路llc的谐振电感偏差高达11.6％，而两路llc的输出电流不均流度仅为3.25％，并没有出现严重的不均流，参见图14，图14为本发明提供的低纹波谐振电路100的第三次仿真时间/输出电流坐标图。
此时，两个输出电容30co1和co2两端的电压uout1和uout2见图15，图15为本发明提供的低纹波谐振电路100的第三次仿真时间/输出电压坐标图，两电压之间的偏差仅为3.69％。
通过仿真可见，本发明的低纹波llc电路具有良好的均流能力，即便是两路llc的谐振参数出现了较大的偏差也能够很好的均流。
下面通过与传统的单路llc仿真对比，比较输出电压纹波大小。为使仿真结果具有可比性，两种电路仿真中的输入电压，输出电压，输出滤波电容，负载大小都相同。
下面两图(图16及图17)分别是传统单路llc输出电压纹波和本发明电路的输出电压纹波，可见本发明电路可将电压纹波减小50％，电压纹波的频率提高了一倍，可以减小后级滤波器的设计难度。
本文提供了实施例的各种操作。在一个实施例中，所述的一个或操作可以构成一个或计算机可读介质上存储的计算机可读指令，其在被电子设备执行时将使得计算设备执行所述操作。描述一些或所有操作的顺序不应当被解释为暗示这些操作必需是顺序相关的。本领域技术人员将理解具有本说明书的益处的可替代的排序。而且，应当理解，不是所有操作必需在本文所提供的每个实施例中存在。
而且，本文所使用的词语“优选的”意指用作实例、示例或例证。奉文描述为“优选的”任意方面或设计不必被解释为比其他方面或设计更有利。相反，词语“优选的”的使用旨在以具体方式提出概念。如本申请中所使用的术语“或”旨在意指包含的“或”而非排除的“或”。即，除非另外指定或从上下文中清楚，“x使用a或b”意指自然包括排列的任意一个。即，如果x使用a；x使用b；或x使用a和b二者，则“x使用a或b”在前述任一示例中得到满足。
而且，尽管已经相对于一个或实现方式示出并描述了本公开，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本公开包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件(例如元件等)执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本公开的示范性实现方式中的功能的公开结构不等同。此外，尽管本公开的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。
本发明实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以多个或多个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。上述提到的存储介质可以是只读存储器，磁盘或光盘等。上述的各装置或系统，可以执行相应方法实施例中的存储方法。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。