高效率的低电压升高电压的拓扑结构的制作方法

本实用新型涉及一种升压电路，具体地说是一种BOOST加ZVS有源嵌位正激拓扑的高效率的低电压升高电压的拓扑结构。

背景技术：

在DC/DC开关电源产品中，需要把低电压升为高电压进行应用。例如电池供电，如要把9V升压到350V等。

传统的有源钳位正激电路以其主开关MOS应力小，能在零电压开关，小的

EMI电磁干扰和占空比可以大于50%，从而在中小功率的DC/DC变换器电源设计中非常的流行。

参见图1，图1为该电路的基本拓扑结构。零电压软开关的条件是变压器励磁电感和谐振电容的谐振频率必须足够大，并且有足够的励磁电流储能，其代价是变压器损耗和功率开关管通态损耗加大，并随工作频率提高而加剧。因此该拓扑结构受到一定的限制。例如上述的在低压9V到高压350V的转换场景中，高的匝数比使得谐振电容两端的电压较高，在无法实现谐振的情况下主开关MOS管的应力过大，因而存在较高的危险性。

技术实现要素：

本实用新型为解决现有的问题，旨在提供一种高效率的低电压升高电压的拓扑结构。

为了达到上述目的，本实用新型采用的技术方案包括BOOST电路，还包括ZVS有源钳位正激电路，在BOOST电路的后端连接所述ZVS有源钳位正激电路，使之分为前级和后级别两个电路拓扑，并且由前级BOOST 完成一级升压，再通过ZVS有源钳位正激电路来完成二级升压。

和现有技术相比，本实用新型应用于低压升高压的DC/DC电路中、适合于低压大电流的场合，把低压升高压的过程分为两级来完成，可以减小传统有源钳位正激电路的功率管的开关应力，提高了系统的安全性和可靠性。

附图说明

图1为有源钳位正激电路的拓扑结构示意图；

图2为本实用新型的一个实施例的结构示意图；

图3为控制电路驱动波形图；

图4为ZVS波形图；

图5为实测控制电路驱动波形图；

图6为实测ZVS波形图。

具体实施方式

现结合附图对本实用新型作进一步地说明。

参见图2，图2展示的是本实施例采用的Boost与有源钳位正激电路结合的控制电路，首先采用Boost进行一次升压，然后采用有源钳位正激电路再次进行升压。

参见图3，图3为控制电路的驱动输出波形，S6为Boost开关MOS的驱动，S7为主开关MOS的驱动，S1为有源钳位管的驱动。S6与S7之间为固定的交叠时间（t4~t5，t6~t7），S7与S1之间为固定的死区时间（t1~t2，t3~t4）。主电路通过控制S6的占空比来调节输出，在负载增加的情况下S6，S1占空比变大，S7占空比变小，谐振时间增加从而可以降低谐振频率，加大谐振电容降低在非谐振情况下主开关MOS的应力，同时也降低了变压器损耗和功率开关管的通态损耗。

再输入不同电压的情况下，效率值参见下表：

图5.图6为实测的控制电路驱动波形图和ZVS波形图，可以对照查看。

针对传统的有源钳位正激电路的缺点，本实施例采用了BOOST加ZVS有源钳位正激电路拓扑结构，该种拓扑结构把低压升高压的过程分为两级来完成，前级BOOST 完成一级升压，再通过有源钳位正激电路来完成二级升压，这种方法可以减小传统有源钳位正激电路的功率管的开关应力，提高了系统的安全性和可靠性。

上面结合附图及实施例描述了本实用新型的实施方式，实施例给出的结构并不构成对本实用新型的限制，本领域内熟练的技术人员可依据需要做出调整，在所附权利要求的范围内做出各种变形或修改均在保护范围内。