数字型中小变电所功率因数补偿控制器的制作方法

本实用新型涉及一种数字型中小变电所功率因数补偿控制器。

背景技术：
：

变电所功率因数补偿技术是一项成熟技术，它的产品早在上世纪就已投入使用，经过多年的发展，产品在不断更新换代，本产品是在参考前期产品的基础上，利用现代电子技术和微处理器技术研究设计而成，主芯片采用TI公司最新生产的TMS320F28027微处理器，数字化程度高，信号采集来自变电所二次侧母线电压和电流，通过数字化及锁相处理，把信号传入DSP微处理器判断电压和电流的相位差，根据相位差决定控制器投切电容柜的补偿电容，从而对变电所的无功进行补偿。

技术实现要素：
：

本实用新型的目的是提供一种数字型中小变电所功率因数补偿控制器，在于实现变电所供电系统功率因数的自动调整和提高，在供电系统的局域范围内，如果电机等感性负载较多时，电网的功率因数较低，需加入容性负载予以补偿，能够根据电网功率因数的高低实现电容的自动投切。

上述的目的通过以下的技术方案实现：

一种数字型中小变电所功率因数补偿控制器，其组成包括：变压器二次母线，所述的变压器二次母线的A线及N线分别连接变压器，所述的变压器同时连接过电压检测器、辅助电源及电压信号过零比较器，所述的过电压检测器连接DSP微处理器，所述的电压信号过零比较器同时连接锁相及50赫兹倍频电路及逻辑门控电路，

所述的变压器二次母线的A线通过电流检测线圈连接电流检测单元，所述的电流检测单元同时连接过电流检测器及电流信号过零比较器，所述的电流检测器连接DSP微处理器，所述的电流信号过零比较器连接逻辑门控电路，

所述的锁相及50赫兹倍频电路连接逻辑门控电路，所述的逻辑门控电路连接DSP微处理器，所述的DSP微处理器同时连接显示电路及驱动电路，所述的驱动电路连接补偿电容组。

所述的数字型中小变电所功率因数补偿控制器，所述的变压器将变压器二次母线的电压将至+5V，所述的+5V为电压端VCC5，所述的电压端VCC5并联D触发器U4的14号引脚及可编程计数器U3的16号引脚、13号引脚、2号引脚、电阻R2的一端及BCD码计数器U2的16号引脚、10号引脚、2号引脚及锁相压频U1的16号引脚；

所述的D触发器U4的1号引脚连接D触发器U4的11号引脚，所述的D触发器U4的2号引脚连接D触发器U4的5号引脚，所述的D触发器U4的3号引脚并联可编程计数器U3的12号引脚及3号引脚，所述的D触发器U4的9号引脚连接D触发器U4的12号引脚；

所述的D触发器U4的7号引脚并联D触发器U4的8号引脚、电阻R5的一端、电阻R4的一端、可编程计数器U3的10号引脚、可编程计数器U3的8号引脚、电阻R2的另一端、电阻R3的一端、BCD码计数器U2的9号引脚、BCD码计数器U2的8号引脚、BCD码计数器U2的7号引脚、电阻R1的另一端及锁相压频U1的8号引脚；

所述的D触发器U4的13号引脚连接锁相压频U1的3号引脚；

所述的电阻R4的另一端连接可编程计数器U3的11号引脚，所述的电阻R5的另一端连接可编程计数器U3的14号引脚，所述的电阻R3的另一端连接可编程计数器U3的5号引脚，所述的可编程计数器U3的6号引脚连接BCD码计数器U2的6号引脚；

BCD码计数器U2的1号引脚并联锁相压频U1的4号引脚、与非门U7的13号引脚；

所述的电阻R1的另一端连接锁相压频U1的11号引脚，所述的锁相压频U1的6号引脚及锁相压频U1的7号引脚之间连接电容C14，所述的锁相压频U1的14号引脚并联异或门U6的1号引脚及电压过零比较器U5C的输出端；

所述的电压过零比较器U5C的输出端及电压过零比较器U5C的负输入端之间连接二极管D1，所述的电压过零比较器U5C的正输入端接地，所述的电压过零比较器U5C的负输入端还连接电阻R7的一端，所述的电阻R7的另一端并联电阻R6的一端、电容C1的一端、电压检测线圈T1的一端及二极管D4的一端，所述的电容C1的另一端并联电压检测线圈T1的另一端及电阻R8的一端，R8的另一端连接电容C2的一端，所述的电容C2的另一端连接电阻R6的另一端；

所述的二极管D4的另一端并联电阻R15的一端及电容C6的一端，所述的电阻R15的另一端并联电容C7的一端、电阻R18的一端及过电压保护比较器U5B的负输入端，所述的电容C6的另一端、电容C7的另一端及电阻R18的另一端并联后接地，所述的过电压保护比较器U5B的负输入端及过电压保护比较器U5B的输出端之间连接二极管D5，所述的过电压保护比较器U5B的正输入端连接可变电阻R17的一端，所述的可变电阻R17的另一端连接电阻R16后连接电压输入端VCC1，所述的可变电阻R17的第三端接地，所述的过电压保护比较器U5B的输出端连接缓冲器U8的7号引脚；

所述的异或门U6的2号引脚接地，所述的异或门U6的3号引脚及8号引脚均并联与非门U7的2号引脚及缓冲器U8的3号引脚，所述的异或门U6的9号引脚连接6号引脚级11号引脚，所述的异或门U6的5号引脚连接电压输入端VCC2，所述的异或门U6的4号引脚连接缓冲器U8的11号引脚，所述的异或门U6的10号引脚连接与非门U7的1号引脚；

所述的异或门U6的12号引脚接地，所述的异或门U6的13号引脚连接电流过零比较器U5D的输出端，所述的电流过零比较器U5D的输出端及电流过零比较器U5D的负输入端之间连接二极管D2，所述的电流过零比较器U5D的负输入端连接电阻R9的一端，所述的电阻R9的另一端并联二极管D6的一端、电容C3的一端、电阻R10的一端及电流检测线圈T2的一端，所述的电流检测线圈T2的另一端并联电容C3的另一端、电阻R10的另一端及电流过零比较器U5D的正输入端；

所述的二极管D6的另一端并联电容C4的一端及电阻R11的一端，所述的电阻R11的另一端并联电容C5的一端、电阻R12的一端及过电流保护比较器U5A的负输入端，所述的电容C4的另一端、电容C5的另一端、电阻R12的另一端并联后接地，所述的电流保护比较器U5A的正输入端连接可变电阻R14的一端，所述的可变电阻R14的另一端连接电阻R13后连接电压输入端VCC4，所述的可变电阻R14的第三端接地，所述的过电流保护比较器U5A的输出端连接缓冲器U8的9号引脚；

所述的与非门U7的3号引脚连接与非门U7的5号引脚及6号引脚，所述的与非门U7的4号引脚连接与非门U7的12号引脚，所述的与非门U7的11号引脚连接与非门U7的9号引脚，所述的与非门U7的8号引脚连接电压输入端VCC3，所述的与非门U7的10号引脚连接缓冲器U8的14号引脚；

所述的缓冲器U8的2号引脚连接缓冲器U8的5号引脚，所述的缓冲器U8的4号引脚连接DSP芯片U10的16号引脚，所述的缓冲器U8的15号引脚连接DSP芯片U10的25号引脚，所述的缓冲器U8的12号引脚连接DSP芯片U10的15号引脚，所述的缓冲器U8的6号引脚连接DSP芯片U10的27号引脚，所述的缓冲器U8的10号引脚连接DSP芯片U10的26号引脚。

所述的数字型中小变电所功率因数补偿控制器，所述的DSP芯片U10的2号引脚连接电阻R21后接地，

所述的DSP芯片U10的3号引脚并联电阻R20的一端及复位键AF的一端，所述的电阻R20的另一端连接电压端VDD1，所述的复位键AF的另一端接地，所述的复位键AF并联电容C8，

所述的DSP芯片U10的4号引脚并联电阻R33-8的一端及开关A8的一端，

所述的DSP芯片U10的5号引脚并联电阻R33-7的一端及开关A7的一端，

所述的DSP芯片U10的6号引脚并联电阻R33-6的一端及开关A6的一端，

所述的DSP芯片U10的7号引脚并联电阻R33-5的一端及开关A5的一端，

所述的DSP芯片U10的8号引脚并联电阻R33-4的一端及开关A4的一端，

所述的DSP芯片U10的9号引脚并联电阻R33-3的一端及开关A3的一端，

所述的DSP芯片U10的10号引脚并联电阻R33-2的一端及开关A2的一端，

所述的DSP芯片U10的13号引脚并联电阻R33-1的一端及开关A1的一端，

所述的DSP芯片U10的14号引脚并联电阻R33-0的一端及开关AK的一端，

所述的电阻R33-8的另一端、电阻R33-7的另一端、电阻R33-6的另一端、电阻R33-5的另一端、电阻R33-4的另一端、电阻R33-3的另一端、电阻R33-2的另一端、电阻R33-1的另一端及电阻R33-0的另一端并联后连接电压端VDD2，

所述的开关A8的另一端、所述的开关A7的另一端、所述的开关A6的另一端、所述的开关A5的另一端、所述的开关A4的另一端、所述的开关A3的另一端、所述的开关A2的另一端、所述的开关A1的另一端及所述的开关AK的另一端并联后接地；

所述的DSP芯片U10的11号引脚并联电压端VDD3与电容C9的一端，

所述的DSP芯片U10的12号引脚并联电容C9的另一端及接地，

所述的DSP芯片U10的19号引脚连接发光二极管D15的一端，

所述的DSP芯片U10的20号引脚连接电阻R32-4的一端，

所述的DSP芯片U10的21号引脚连接电阻R32-3的一端，

所述的DSP芯片U10的22号引脚连接电阻R32-2的一端，

所述的DSP芯片U10的23号引脚连接电阻R32-1的一端，

所述的电阻R32-1的另一端、电阻R32-2的另一端、电阻R32-3的另一端与电阻R32-4的另一端均并联电阻R30的一端、电压端VDD4及电阻R31的一端，所述的电阻R30的另一端连接发光二极管D15的另一端，所述的电阻R31的另一端连接二极管D14后接地；

所述的DSP芯片U10的31号引脚连接CMOS芯片U11的15号引脚及电阻R29的一端，

所述的DSP芯片U10的32号引脚连接电容C10的一端，所述的电容C10的另一端并联DSP芯片U10的33号引脚、DSP芯片U10的34号引脚及电容C11的一端，

所述的DSP芯片U10的35号引脚并联电压端VDD5、电容C11的另一端、电阻R28的一端、电阻R29的另一端、电容C13的一端及CMOS芯片U11的16号引脚，所述的电容C13的另一端接地，

所述的DSP芯片U10的36号引脚并联CMOS芯片U11的14号引脚及电阻R28的另一端，

所述的CMOS芯片U11的11号引脚连接液晶显示器U9的6号引脚，所述的CMOS芯片U11的10号引脚连接液晶显示器U9的5号引脚，CMOS芯片U11的9号引脚连接液晶显示器U9的4号引脚，

所述的CMOS芯片U11的1号引脚连接电阻R34连接电压VDD6端，所述的CMOS芯片U11的2号引脚并联CMOS芯片U11的3号引脚后接地，所述的CMOS芯片U11的4号引脚连接液晶显示器U9的11号引脚，所述的CMOS芯片U11的5号引脚连接液晶显示器U9的12号引脚，所述的CMOS芯片U11的6号引脚连接液晶显示器U9的13号引脚，所述的CMOS芯片U11的7号引脚连接液晶显示器U9的14号引脚，所述的CMOS芯片U11的8号引脚接地，所述的液晶显示器U9的15号引脚连接电压端VCC6，所述的液晶显示器U9的3号引脚连接电阻R19的第三端，所述的液晶显示器U9的2号引脚并联电压端VDD7与电阻R19的一端，所述的液晶显示器U9的1号引脚并联电阻R19的另一端与接地；

所述的DSP芯片U10的37号引脚并联电阻R26-1的一端及电阻R27-1的一端，所述的电阻R26-1的另一端连接光电耦合器U15的1号引脚，所述的电阻R27-1的另一端连接二极管D6的一端，

所述的DSP芯片U10的38号引脚连接并联电阻R26-2的一端及电阻R27-2的一端，所述的电阻R26-2的另一端连接光电耦合器U15的3号引脚，所述的电阻R27-2的另一端连接二极管D7的一端，

所述的DSP芯片U10的39号引脚连接并联电阻R26-3的一端及电阻R27-3的一端，所述的电阻R26-3的另一端连接光电耦合器U15的5号引脚，所述的电阻R27-3的另一端连接二极管D8的一端，

所述的DSP芯片U10的40号引脚并联电阻R26-4的一端及电阻R27-4的一端，所述的电阻R26-4的另一端连接光电耦合器U15的7号引脚，所述的电阻R27-4的另一端连接二极管D9的一端，

所述的二极管D6的另一端、二极管D7的另一端、二极管D8的另一端及二极管D9的另一端并联后接地，

所述的光电耦合器U15的15号引脚并联达林顿管芯片U12的1号引脚及电阻R22-1的一端，所述的光电耦合器U15的13号引脚并联达林顿管芯片U12的3号引脚及电阻R22-2的一端，所述的光电耦合器U15的11号引脚并联达林顿管芯片U12的5号引脚及电阻R22-3的一端，所述的光电耦合器U15的9号引脚并联达林顿管芯片U12的7号引脚及电阻R22-4的一端，

所述的达林顿管芯片U12的16号引脚连接继电器J1的一端，所述的达林顿管芯片U12的14号引脚连接继电器J2的一端，所述的达林顿管芯片U12的12号引脚连接继电器J3的一端，所述的达林顿管芯片U12的10号引脚连接继电器J4的一端，

所述的DSP芯片U10的41号引脚并联电阻R24-1的一端及电阻R25-1的一端，所述的电阻R24-1的另一端连接光电耦合器U14的1号引脚，所述的电阻R25-1的另一端连接二极管D10的一端，

所述的DSP芯片U10的42号引脚并联电阻R24-2的一端及电阻R25-2的一端，所述的电阻R24-2的另一端连接光电耦合器U14的3号引脚，所述的电阻R25-2的另一端连接二极管D11的一端，

所述的DSP芯片U10的43号引脚连接电容C12的一端，所述的电容C12的另一端并联所述的DSP芯片U10的44号引脚及所述的DSP芯片U10的45号引脚，

所述的DSP芯片U10的47号引脚并联电阻R24-3的一端及电阻R25-3的一端，所述的电阻R24-3的另一端连接光电耦合器U14的5号引脚，所述的电阻R25-3的另一端连接二极管D12的一端，

所述的DSP芯片U10的48号引脚并联电阻R24-4的一端及电阻R25-4的一端，所述的电阻R24-4的另一端连接光电耦合器U14的7号引脚，所述的电阻R25-4的另一端连接二极管D13的一端，

所述的二极管D10的另一端、二极管D11的另一端、二极管D12的另一端及二极管D13的另一端并联后接地，

所述的光电耦合器U15的2号引脚、光电耦合器U15的4号引脚、光电耦合器U15的6号引脚、光电耦合器U15的8号引脚、光电耦合器U14的2号引脚、光电耦合器U14的4号引脚、光电耦合器U14的6号引脚及光电耦合器U14的8号引脚并联后接地，

所述的光电耦合器U14的15号引脚并联达林顿管芯片U13的1号引脚及电阻R23-1的一端，所述的光电耦合器U14的13号引脚并联达林顿管芯片U13的3号引脚及电阻R23-2的一端，所述的光电耦合器U14的11号引脚并联达林顿管芯片U13的5号引脚及电阻R23-3的一端，所述的光电耦合器U14的9号引脚并联达林顿管芯片U13的7号引脚及电阻R23-4的一端，

所述的光电耦合器U15的10号引脚、所述的光电耦合器U15的12号引脚、所述的光电耦合器U15的14号引脚、所述的光电耦合器U15的16号引脚、所述的光电耦合器U14的10号引脚、所述的光电耦合器U14的12号引脚、所述的光电耦合器U14的14号引脚与所述的光电耦合器U14的16号引脚均连接24V电压端，

所述的达林顿管芯片U13的16号引脚连接继电器J5的一端，所述的达林顿管芯片U13的14号引脚连接继电器J6的一端，所述的达林顿管芯片U13的12号引脚连接继电器J7的一端，所述的达林顿管芯片U13的10号引脚连接继电器J8的一端，所述的继电器J1的另一端、继电器J2的另一端、继电器J3的另一端、继电器J4的另一端、继电器J5的另一端、继电器J6的另一端、继电器J7的另一端、继电器J8的另一端与达林顿管芯片U13的9号引脚均连接24V电压端.

有益效果：

本产品数字化程度和集成度较高，抗干扰能力强，制造成本在1500元以内，电路除继电器有耗能以外，集成芯片耗能很小，总功率在20瓦以内。操作和使用简单，设计中不包括电容器组和现场互感器，这些在已有的变电所中已经配备，所以只要有该产品利用已有的电容器柜对现有变电所的改造也十分方便。

附图说明：

附图1是本实用新型的控制器框图。

附图2是本实用新型的信号检测及数字化整形电路图。

附图3是本实用新型的基于DSP控制电容投切输出电路图A。

附图4是本实用新型的基于DSP控制电容投切输出电路图B。

附图5是本实用新型的基于DSP控制电容投切输出电路图C。

附图6是本实用新型的电压电流相位插门控计数信号。

附图7是本实用新型的外接电路原理图。

具体实施方式：

实施例1

一种数字型中小变电所功率因数补偿控制器，其组成包括：变压器二次母线，所述的变压器二次母线的A线及N线分别连接变压器，所述的变压器同时连接过电压检测器、辅助电源及电压信号过零比较器，所述的过电压检测器连接DSP微处理器，所述的电压信号过零比较器同时连接锁相及50赫兹倍频电路及逻辑门控电路，

所述的变压器二次母线的A线通过电流检测线圈连接电流检测单元，所述的电流检测单元同时连接过电流检测器及电流信号过零比较器，所述的电流检测器连接DSP微处理器，所述的电流信号过零比较器连接逻辑门控电路，

所述的锁相及50赫兹倍频电路连接逻辑门控电路，所述的逻辑门控电路连接DSP微处理器，所述的DSP微处理器同时连接显示电路及驱动电路，所述的驱动电路连接补偿电容组。

本产品的工作原理：由电压信号检测单元和电流检测单元检测到模拟信号送至过零比较器，把正弦波信号变成同频率的方波信号，电压方波信号送入锁相倍频电路，在确保电压与电网同频同相的情况下使电压信号的频率增加640 倍，使其成为32KHZ的脉冲信号供DSP检测用。电压信号方波和电流信号方波也同时送入逻辑门控电路，由电压和电流的相位差产生门控方波信号，该方波的宽窄决定于相位差的大小，相位差越大方波越宽，当32KHZ信号送入门控电路时，门控方波有效时(高电平)才能使脉冲通过，通过脉冲的数量也就决定了电压和电流的相位差值。通过的脉冲信号送入DSP计数，并换算成功率因数，当功率因数小于0.9时，将投入电容器，使电网功率因数提高。

实施例2

实施例1所述的数字型中小变电所功率因数补偿控制器，所述的变压器将变压器二次母线的电压将至+5V，所述的+5V为电压端VCC5，所述的电压端VCC5并联D触发器U4的14号引脚及可编程计数器U3的16号引脚、13号引脚、2号引脚、电阻R2的一端及BCD码计数器U2的16号引脚、10号引脚、2号引脚及锁相压频U1的16号引脚；

所述的D触发器U4的1号引脚连接D触发器U4的11号引脚，所述的D触发器U4的2号引脚连接D触发器U4的5号引脚，所述的D触发器U4的3号引脚并联可编程计数器U3的12号引脚及3号引脚，所述的D触发器U4的9号引脚连接D触发器U4的12号引脚；

所述的D触发器U4的7号引脚并联D触发器U4的8号引脚、电阻R5的一端、电阻R4的一端、可编程计数器U3的10号引脚、可编程计数器U3的8号引脚、电阻R2的另一端、电阻R3的一端、BCD码计数器U2的9号引脚、BCD码计数器U2的8号引脚、BCD码计数器U2的7号引脚、电阻R1的另一端及锁相压频U1的8号引脚；

所述的D触发器U4的13号引脚连接锁相压频U1的3号引脚；

所述的电阻R4的另一端连接可编程计数器U3的11号引脚，所述的电阻R5的另一端连接可编程计数器U3的14号引脚，所述的电阻R3的另一端连接可编程计数器U3的5号引脚，所述的可编程计数器U3的6号引脚连接BCD码计数器U2的6号引脚；

BCD码计数器U2的1号引脚并联锁相压频U1的4号引脚、与非门U7的13号引脚；

所述的电阻R1的另一端连接锁相压频U1的11号引脚，所述的锁相压频U1的6号引脚及锁相压频U1的7号引脚之间连接电容C14，所述的锁相压频U1的14号引脚并联异或门U6的1号引脚及电压过零比较器U5C的输出端；

所述的电压过零比较器U5C的输出端及电压过零比较器U5C的负输入端之间连接二极管D1，所述的电压过零比较器U5C的正输入端接地，所述的电压过零比较器U5C的负输入端还连接电阻R7的一端，所述的电阻R7的另一端并联电阻R6的一端、电容C1的一端、电压检测线圈T1的一端及二极管D4的一端，所述的电容C1的另一端并联电压检测线圈T1的另一端、电阻R8的一端及电容C2的一端，所述的电容C2的另一端连接电阻R6的另一端；电压检测线圈T1为变压器中的一个单独的电压信号检测线圈。

所述的二极管D4的另一端并联电阻R15的一端及电容C6的一端，所述的电阻R15的另一端并联电容C7的一端、电阻R18的一端及过电压保护比较器U5B的负输入端，所述的电容C6的另一端、电容C7的另一端及电阻R18的另一端并联后接地，所述的过电压保护比较器U5B的负输入端及过电压保护比较器U5B的输出端之间连接二极管D5，所述的过电压保护比较器U5B的正输入端连接可变电阻R17的一端，所述的可变电阻R17的另一端连接电阻R16后连接电压输入端VCC1，所述的可变电阻R17的第三端接地，所述的过电压保护比较器U5B的输出端连接缓冲器U8的7号引脚；

所述的异或门U6的2号引脚接地，所述的异或门U6的3号引脚及8号引脚均并联与非门U7的2号引脚及缓冲器U8的3号引脚，所述的异或门U6的9号引脚连接6号引脚级11号引脚，所述的异或门U6的5号引脚连接电压输入端VCC2，所述的异或门U6的4号引脚连接缓冲器U8的11号引脚，所述的异或门U6的10号引脚连接与非门U7的1号引脚；

所述的异或门U6的12号引脚接地，所述的异或门U6的13号引脚连接电流过零比较器U5D的输出端，所述的电流过零比较器U5D的输出端及电流过零比较器U5D的负输入端之间连接二极管D2，所述的电流过零比较器U5D的负输入端连接电阻R9的一端，所述的电阻R9的另一端并联二极管D6的一端、电容C3的一端、电阻R10的一端及电流检测线圈T2的一端，所述的电流检测线圈T2的另一端并联电容C3的另一端、电阻R10的另一端及电流过零比较器U5D的正输入端；

所述的二极管D6的另一端并联电容C4的一端及电阻R11的一端，所述的电阻R11的另一端并联电容C5的一端、电阻R12的一端及过电流保护比较器U5A的负输入端，所述的电容C4的另一端、电容C5的另一端、电阻R12的另一端并联后接地，所述的电流保护比较器U5A的正输入端连接可变电阻R14的一端，所述的可变电阻R14的另一端连接电阻R13后连接电压输入端VCC4，所述的可变电阻R14的第三端接地，所述的过电流保护比较器U5A的输出端连接缓冲器U8的9号引脚；

所述的与非门U7的3号引脚连接与非门U7的5号引脚及6号引脚，所述的与非门U7的4号引脚连接与非门U7的12号引脚，所述的与非门U7的11号引脚连接与非门U7的9号引脚，所述的与非门U7的8号引脚连接电压输入端VCC3，所述的与非门U7的10号引脚连接缓冲器U8的14号引脚；

所述的缓冲器U8的2号引脚连接缓冲器U8的5号引脚，所述的缓冲器U8的4号引脚连接DSP芯片U10的16号引脚，所述的缓冲器U8的15号引脚连接DSP芯片U10的25号引脚，所述的缓冲器U8的12号引脚连接DSP芯片U10的15号引脚，所述的缓冲器U8的6号引脚连接DSP芯片U10的27号引脚，所述的缓冲器U8的10号引脚连接DSP芯片U10的26号引脚。

功率因数补偿器电路分成两部分，一部分是信号检测及数字化整形电路，另一部分是DSP控制电容投切输出电路。

1.信号检测及数字化逻辑电路

第一部分电路如图6所示，相电压信号通过电压检测线圈T1，交流工频信号送至电压过零比较器U5C，把交流信号转换成方波信号。该信号分两路一路送入锁相压频电路U1单元CD4046，该单元锁相并通过BCD码计数器MC14518、可编程计数器CD4522、D触发器CD4013分频，这样锁相压频电路CD4046通过压频效应将产生高频信号从锁相压频电路CD4046-4脚输出，本设计将50HZ倍频640倍，产生32KHZ脉冲信号。

电压方波信号第二路传至异或门U6，电压信号的逻辑处理按相同为0，相异为1的原则，U_6-3＝U_5-8为电压信号同相方波。电流信号通过电流检测线圈T2，交流信号送至电流过零比较器U5D，把交流信号转换成方波信号。该信号送入异或门U6，同理电流方波信号的逻辑处理按相同为0，相异为1的原则，U_6-11＝U_5-14为电流信号同相方波。电压与电流方波信号经异或门后产生相位差门控信号去掉后沿门控，异或门U6-10与异或门U6-3的波形通过与非门U7，得到波形，再经反向，最终得正向门控信号U7-4。把锁相压频电路U1单元CD4046-4脚的高频32KHZ信号引入与非门U7-13，在门控信号的作用下产生与非门U7-10的信号，通过的脉冲数量经过换算即为电压与电流的相位差Φ，如图6和图2所示。

有关角度的计算关系：工频电网频率为50HZ，周期为1/50＝0.02秒，半周期为0.01秒，经过锁相倍频，1秒钟内产生32000脉冲，也就把50HZ倍频了640倍。半周期内通过的脉冲数为x，则有：

x＝320个脉冲数

当开通角为Φ时，通过的脉冲数为N则有：

关于1个脉冲代表多少度(弧度)，N个脉冲代表的角度：

1个脉冲代表的角度为个脉冲

微处理器计算的功率因数为：

有关数字化整形后的输出信号：U8为74HC4050缓冲器芯片，供电偏压为3.3V，共有五路输出信号，缓冲器U8-4电压同步信号，联接DSP-ADC_B4；缓冲器芯片U8-12的电流同步信号，联接DSP-ADC_B3；U8-15相位差脉冲信号，联接DSP-XCLKIN；缓冲器芯片U8-6过电压保护信号，联接DSP-GPIO16；缓冲器芯片U8-10过电流保护信号，联接DSP-GPIO17。

实施例3

实施例

2所述的数字型中小变电所功率因数补偿控制器，所述的DSP芯片U10的2号引脚连接电阻R21后接地，

所述的DSP芯片U10的3号引脚并联电阻R20的一端及复位键AF的一端，所述的电阻R20的另一端连接电压端VDD1，所述的复位键AF的另一端接地，所述的复位键AF并联电容C8，

所述的DSP芯片U10的4号引脚并联电阻R33-8的一端及开关A8的一端，

所述的DSP芯片U10的5号引脚并联电阻R33-7的一端及开关A7的一端，

所述的DSP芯片U10的6号引脚并联电阻R33-6的一端及开关A6的一端，

所述的DSP芯片U10的7号引脚并联电阻R33-5的一端及开关A5的一端，

所述的DSP芯片U10的8号引脚并联电阻R33-4的一端及开关A4的一端，

所述的DSP芯片U10的9号引脚并联电阻R33-3的一端及开关A3的一端，

所述的DSP芯片U10的10号引脚并联电阻R33-2的一端及开关A2的一端，

所述的DSP芯片U10的13号引脚并联电阻R33-1的一端及开关A1的一端，

所述的DSP芯片U10的14号引脚并联电阻R33-0的一端及开关AK的一端，

所述的电阻R33-8的另一端、电阻R33-7的另一端、电阻R33-6的另一端、电阻R33-5的另一端、电阻R33-4的另一端、电阻R33-3的另一端、电阻R33-2的另一端、电阻R33-1的另一端及电阻R33-0的另一端并联后连接电压端VDD2，

所述的开关A8的另一端、所述的开关A7的另一端、所述的开关A6的另一端、所述的开关A5的另一端、所述的开关A4的另一端、所述的开关A3的另一端、所述的开关A2的另一端、所述的开关A1的另一端及所述的开关AK的另一端并联后接地；

所述的DSP芯片U10的11号引脚并联电压端VDD3与电容C9的一端，

所述的DSP芯片U10的12号引脚并联电容C9的另一端及接地，

所述的DSP芯片U10的19号引脚连接发光二极管D15的一端，

所述的DSP芯片U10的20号引脚连接电阻R32-4的一端，

所述的DSP芯片U10的21号引脚连接电阻R32-3的一端，

所述的DSP芯片U10的22号引脚连接电阻R32-2的一端，

所述的DSP芯片U10的23号引脚连接电阻R32-1的一端，

所述的电阻R32-1的另一端、电阻R32-2的另一端、电阻R32-3的另一端与电阻R32-4的另一端均并联电阻R30的一端、电压端VDD4及电阻R31的一端，所述的电阻R30的另一端连接发光二极管D15的另一端，所述的电阻R31的另一端连接二极管D14后接地；

所述的DSP芯片U10的31号引脚连接CMOS芯片U11的15号引脚及电阻R29的一端，

所述的DSP芯片U10的32号引脚连接电容C10的一端，所述的电容C10的另一端并联DSP芯片U10的33号引脚、DSP芯片U10的34号引脚及电容C11的一端，

所述的DSP芯片U10的35号引脚并联电压端VDD5、电容C11的另一端、电阻R28的一端、电阻R29的另一端、电容C13的一端及CMOS芯片U11的16号引脚，所述的电容C13的另一端接地，

所述的DSP芯片U10的36号引脚并联CMOS芯片U11的14号引脚及电阻R28的另一端，

所述的CMOS芯片U11的11号引脚连接液晶显示器U9的6号引脚，所述的CMOS芯片U11的10号引脚连接液晶显示器U9的5号引脚，CMOS芯片U11的9号引脚连接液晶显示器U9的4号引脚，

所述的CMOS芯片U11的1号引脚连接电阻R34连接电压VDD6端，所述的CMOS芯片U11的2号引脚并联CMOS芯片U11的3号引脚后接地，所述的CMOS芯片U11的4号引脚连接液晶显示器U9的11号引脚，所述的CMOS芯片U11的5号引脚连接液晶显示器U9的12号引脚，所述的CMOS芯片U11的6号引脚连接液晶显示器U9的13号引脚，所述的CMOS芯片U11的7号引脚连接液晶显示器U9的14号引脚，所述的CMOS芯片U11的8号引脚接地，所述的液晶显示器U9的15号引脚连接电压端VCC6，所述的液晶显示器U9的3号引脚连接电阻R19的第三端，所述的液晶显示器U9的2号引脚并联电压端VDD7与电阻R19的一端，所述的液晶显示器U9的1号引脚并联电阻R19的另一端与接地；

所述的DSP芯片U10的37号引脚并联电阻R26-1的一端及电阻R27-1的一端，所述的电阻R26-1的另一端连接光电耦合器U15的1号引脚，所述的电阻R27-1的另一端连接二极管D6的一端，

所述的DSP芯片U10的38号引脚连接并联电阻R26-2的一端及电阻R27-2的一端，所述的电阻R26-2的另一端连接光电耦合器U15的3号引脚，所述的电阻R27-2的另一端连接二极管D7的一端，

所述的DSP芯片U10的39号引脚连接并联电阻R26-3的一端及电阻R27-3的一端，所述的电阻R26-3的另一端连接光电耦合器U15的5号引脚，所述的电阻R27-3的另一端连接二极管D8的一端，

所述的DSP芯片U10的40号引脚并联电阻R26-4的一端及电阻R27-4的一端，所述的电阻R26-4的另一端连接光电耦合器U15的7号引脚，所述的电阻R27-4的另一端连接二极管D9的一端，

所述的二极管D6的另一端、二极管D7的另一端、二极管D8的另一端及二极管D9的另一端并联后接地，

所述的光电耦合器U15的15号引脚并联达林顿管芯片U12的1号引脚及电阻R22-1的一端，所述的光电耦合器U15的13号引脚并联达林顿管芯片U12的3号引脚及电阻R22-2的一端，所述的光电耦合器U15的11号引脚并联达林顿管芯片U12的5号引脚及电阻R22-3的一端，所述的光电耦合器U15的9号引脚并联达林顿管芯片U12的7号引脚及电阻R22-4的一端，

所述的达林顿管芯片U12的16号引脚连接继电器J1的一端，所述的达林顿管芯片U12的14号引脚连接继电器J2的一端，所述的达林顿管芯片U12的12号引脚连接继电器J3的一端，所述的达林顿管芯片U12的10号引脚连接继电器J4的一端，

所述的DSP芯片U10的41号引脚并联电阻R24-1的一端及电阻R25-1的一端，所述的电阻R24-1的另一端连接光电耦合器U14的1号引脚，所述的电阻R25-1的另一端连接二极管D10的一端，

所述的DSP芯片U10的42号引脚并联电阻R24-2的一端及电阻R25-2的一端，所述的电阻R24-2的另一端连接光电耦合器U14的3号引脚，所述的电阻R25-2的另一端连接二极管D11的一端，

所述的DSP芯片U10的43号引脚连接电容C12的一端，所述的电容C12的另一端并联所述的DSP芯片U10的44号引脚及所述的DSP芯片U10的45号引脚，

所述的DSP芯片U10的47号引脚并联电阻R24-3的一端及电阻R25-3的一端，所述的电阻R24-3的另一端连接光电耦合器U14的5号引脚，所述的电阻R25-3的另一端连接二极管D12的一端，

所述的DSP芯片U10的48号引脚并联电阻R24-4的一端及电阻R25-4的一端，所述的电阻R24-4的另一端连接光电耦合器U14的7号引脚，所述的电阻R25-4的另一端连接二极管D13的一端，

所述的二极管D10的另一端、二极管D11的另一端、二极管D12的另一端及二极管D13的另一端并联后接地，

所述的光电耦合器U15的1号引脚、光电耦合器U15的3号引脚、光电耦合器U15的5号引脚、光电耦合器U15的7号引脚、光电耦合器U14的1号引脚、光电耦合器U14的3号引脚、光电耦合器U14的5号引脚及光电耦合器U14的7号引脚并联后接地，

所述的光电耦合器U14的15号引脚并联达林顿管芯片U13的1号引脚及电阻R23-1的一端，所述的光电耦合器U14的13号引脚并联达林顿管芯片U13的3号引脚及电阻R23-2的一端，所述的光电耦合器U14的11号引脚并联达林顿管芯片U13的5号引脚及电阻R23-3的一端，所述的光电耦合器U14的9号引脚并联达林顿管芯片U13的7号引脚及电阻R23-4的一端，

所述的光电耦合器U15的10号引脚、所述的光电耦合器U15的12号引脚、所述的光电耦合器U15的14号引脚、所述的光电耦合器U15的16号引脚、所述的光电耦合器U14的10号引脚、所述的光电耦合器U14的12号引脚、所述的光电耦合器U14的14号引脚与所述的光电耦合器U14的16号引脚均连接24V电压端，

所述的达林顿管芯片U13的16号引脚连接继电器J5的一端，所述的达林顿管芯片U13的14号引脚连接继电器J6的一端，所述的达林顿管芯片U13的12号引脚连接继电器J7的一端，所述的达林顿管芯片U13的10号引脚连接继电器J8的一端，所述的继电器J1的另一端、继电器J2的另一端、继电器J3的另一端、继电器J4的另一端、继电器J5的另一端、继电器J6的另一端、继电器J7的另一端、继电器J8的另一端与达林顿管芯片U13的9号引脚均连接24V电压端。

VCC1-VCC6均连接在一起；

VDD1-VDD7均连接在一起；

24V电压端均连接在一起；

VCC1-VCC6+5V与VDD1-VDD7+3.3V共用接地端，24V的接地端是独立的。

2.DSP控制电容投切输出电路

本设计采用的是TI公司生产的用于数字控制的芯片TMS320F28027，它是32位DSP芯片Ui0，芯片U10具有1路SCI通信口，1路SPI通信口，1路1²C总线通信口，具有13路A/D转换口，8路ePWM输出口，eCAP增强型捕获模块。

DSP芯片的主要特点有：

(1)32位高效中央处理单元，(2)60MHz内置时钟，(3)3.3V单电源供电，(4)3个32位CPU定时器，(5)22个可编程的多功能复用GPIO引脚，(6)16位32K片闪内存、16位6K SRAM、1位1K OTP一次性可编程内存、引导ROM可用、128位安全秘钥该电路以TMS320F28027为主控芯片，设计有继电器输出电路、功率因数显示电路、键盘输入电路、输入信号端口分布，电路如图3-5所示。

继电器输出电路：电路由TLP251-4隔离光耦芯片U14及U15、ULN2003达林顿管芯片U12及U13、8路24V继电器和LED指示二极管组成，驱动信号由DSP发出，驱动8路继电器，跟据电网功率因数的大小，继电器接点带动电容柜接触器对电容进行投切。

功率因数显示电路：显示电路由LCD1602液晶显示屏、PCF8574串并转换芯片组成。DSP与LCD间数据传送采用1²C总线模式通讯，该通讯模式仅用两条线，数据线SDA和串行时钟线SCL，串行数据通过PCF8574串并转换芯片转换为8位并行数据，数据的低四位接LCD的高四位作为数据线，高四位接LCD的功能控制位(仅用三位)；LCD1602采用高四位总线驱动模式，该功能模式为28H控制字(DL＝0)；该电路占用硬件接口资源少，线路简单。

键盘输入电路：该电路由AF复位键、AK运行键、AK1-Ak8电容器手动操作键组成，手动键为检修和实验时使用。

输入信号端口分布：

计数端口DSP-25脚(XCLKIN)，利用eCAP增强型捕获功能进行计数；记录脉冲数换算成电压电流的相位差角度，判断功率因数的大小，控制电容的投切；DSP-26脚(GPIO17/TZ3)，过流信号输入端，执行过流保护功能；DSP-27脚(GPIO16/TZ2)，过压信号输入端，执行过压保护功能；DSP-16脚(ADC_B4)，电压同步信号输入端，执行计算周期使能功能；DSP-15脚(ADC_B3)，电流同步信号输入端，执行电流相位超前滞后判断功能。

“电路由TLP251-4隔离光耦芯片、ULN2003达林顿管芯片、8路24V继电器和LED指示二极管组成。驱动信号由DSP发出，驱动8路继电器，跟据电网功率因数的大小，继电器接点带动电容柜接触器对电容进行投切。”

DSP控制8路电容投切信号，经TLP251-4隔离光耦芯片、ULN2003达林顿管芯片驱动8路继电器继电器J1～继电器J8，其接点控制继电器JC1～继电器JC8接触器线圈，继电器JC1～继电器JC8的触点带动三相电容器组，8组电容根据电网功率因数的大小变化进行投入或切除。(如图7)

当然，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本技术领域的技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换，也应属于本实用新型的保护范围。