一种可编程的单路PWM信号精密死区时间插入电路的制作方法

本实用新型涉及MOS管或IGBT管在半桥斩波中的死区时间控制技术领域，特别涉及一种可编程的单路PWM信号精密死区时间插入电路。

背景技术：

半桥应用非常广泛，如电机驱动、开关电源、或者全桥领域。在半桥电路中有上下电子开关，一般是MOS管或IGBT管。在半桥工作时，互补的PWM信号分别驱动上下两个开关。但是如果PWM信号同时开关时，此时电路处于共态导通状态，引起过流现象，甚至导致电路烧毁，所以在驱动信号中加入死区时间尤为重要。根据不同电路的死区时间不同的特点，需要一种可编程的死区时间控制电路。由于受温度影响，采用RC电路的死区时间控制电路，有死区时间不精确、不可编程的缺点。

故，针对现有技术存在的技术问题，实有必要提出一种技术方案，以克服现有技术的缺陷。

技术实现要素：

本实用新型的目的在于提供给应用电路一种可编程的单路PWM信号精密死区时间插入电路，通过对数字延时器进行编程，能精确地设定死区时间，一路PWM信号通过逻辑电路实现双路带死区时间的互补信号，适用于半桥电路，简单实用。

为了克服现有技术的缺陷，本实用新型的技术方案如下：

一种可编程的单路PWM信号精密死区时间插入电路，包括延时电路和信号逻辑运算电路，其中，所述延时电路包括第一电阻(1)、第二电阻(5)、第一电容(2)、第二电容(3)和数字延时器(4)；所述信号逻辑运算电路包括第一非门(6)、第一与门(7)、第二非门(8)和第二与门(9)；

PWM信号输入数字延时器(4)的TRIGGER引脚并同时与第一非门(6)的输入端和第一与门(7)的第一输入端相连接；第一电阻(1)的一端与数字延时器的RS引脚相连接，第一电阻(1)的另一端、数字延时器(4)的ADJUST引脚、数字延时器(4)的LATCH引脚和数字延时器(4)的GND引脚接地；第一电容(2)的一端与数字延时器(4)的C_S引脚相连接，第一电容(2)的另一端与电源VCC端口相连接，第二电容(3)的一端、第二电阻(5)的一端与数字延时器(4)的RESET引脚相连接，第二电容(3)的另一端接地；数字延时器(4)的OUTPUT引脚、第二电阻(5)的另一端、第一与门(7)的第二输入端、第二非门(8)的输入端相连接；第一非门(6)的输出端与第二与门(9)的第二输入端相连接；第一与门(7)的输出端与PWM_H端口相连接；第二非门(8)的输出端与第二与门(9)的第一输入端相连接；第二与门(9)的输出端与PWM_L端口相连接；

所述数字延时器采用芯片AD9501。

与现有技术相比，本实用新型的有益效果是：

1.一路PWM信号就可以产生2路带死区时间互补的PWM信号；

2.死区时间可编程，并可精确设定；

3.电路结构简单，不需要FPGA或CPLD，就能得到精确短延时。

附图说明

图1是本实用新型一种可编程的单路PWM信号精密死区时间插入电路的电路原理图。

图2是本实用新型中各点波形图。

图3是本实用新型的延迟电路示意图。

图4是本实用新型的数字延时器的时序图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

本实用新型实施例结合附图说明具体实施方式。

如图1所示，一种可编程的单路PWM信号精密死区时间插入电路，具体包括延时电路和信号逻辑运算电路，其中，所述延时电路包括第一电阻(1)、第二电阻(5)、第一电容(2)、第二电容(3)和数字延时器(4)；所述信号逻辑运算电路包括第一非门(6)、第一与门(7)、第二非门(8)和第二与门(9)；

PWM信号输入数字延时器(4)的TRIGGER引脚并同时与第一非门(6)的输入端和第一与门(7)的第一输入端相连接；第一电阻(1)的一端与数字延时器的RS引脚相连接，第一电阻(1)的另一端、数字延时器(4)的ADJUST引脚、数字延时器(4)的LATCH引脚和数字延时器(4)的GND引脚接地；第一电容(2)的一端与数字延时器(4)的C_S引脚相连接，第一电容(2)的另一端与电源VCC端口相连接，第二电容(3)的一端、第二电阻(5)的一端与数字延时器(4)的RESET引脚相连接，第二电容(3)的另一端接地；数字延时器(4)的OUTPUT引脚、第二电阻(5)的另一端、第一与门(7)的第二输入端、第二非门(8)的输入端相连接；第一非门(6)的输出端与第二与门(9)的第二输入端相连接；第一与门(7)的输出端与PWM_H端口相连接；第二非门(8)的输出端与第二与门(9)的第一输入端相连接；第二与门(9)的输出端与PWM_L端口相连接。

输入PWM信号经过数字延迟器AD9501，对PWM信号源进行了隔离，并得到延迟信号A，信号A与输入PWM进行“与”逻辑运算，得到信号PWM_H；信号A经过逻辑非门U1A得到信号B，输入PWM信号经过逻辑非门U1B得到信号C，信号B与信号C进行“与”运算得到信号PWM_L。

实用新型电路中各个信号波形如图2所示，信号PWM_H与信号PWM_L为带有死区时间的互补信号。其中A为经过数字延时器后的波形，数字延时器的延时时间为a；B为A点信号经过逻辑非门U1A后的波形，非门延时为b；C为输入PWM信号经过逻辑非门U1B后的波形，非门延时为c；PWM_H为输入PWM信号和A点信号经过逻辑与门U2A后的波形，其中与门延时为d；PWM_L为B点信号和C点信号经过逻辑与门U2B后的波形，其中与门延时为e。上升沿的死区时间为f，下降沿的死区时间为g。

数字延时器的延时时间由延时器AD9501的编程输入决定，图3为数字延时器AD9501的结构图，其中数字延时器AD9501由线性斜波发生器、8位数字模拟转换器和电压比较器组成。图4是数字延时器AD9501的时序图，当AD9501输入引脚In出现上升沿触发脉冲时，斜波发生器开始延时，斜波发生器的输出等于数字模拟转换器设置的电压值时，则比较器有输出。数字延时器的时序如图4所示，全程延时范围为

T_max＝R_S×(C_S+8.5pF)×3.84

T_min＝T_F+T_R+T_C

其中

T_max：全程延时范围

T_min：最小延时时间

T_F：触发电路延时

T_R：斜波发生器延时

T_C：电压比较器延时

输出延时时间T＝T_min+(编程数值/256)×T_max。触发电路延时和比较器的延时是固定的，斜波发生器延时是按数字延时器的编程数值线性变化。延时时间最大值为2.5ns～10μs，由外接电阻器R_S和外接电容器C_S确定，若延时时间小于326ns，外接电容器的C_S＝0；若延时时间大于326ns，外接电容器的C_S＝500pF。

编程数值由数字延时器AD9501的8位数字信号控制，可由微控制器直接控制，或者采用接入上拉电阻和下拉电阻的方式，实现对编程数值的控制。

死区电路输出的互补信号为PWM_H和PWM_L，电路中单个CMOS逻辑门电路的门延时均设为在T_d左右。信号PWM_H经过数字延时器和一个与门，信号PWM_L经过数字延时器、一个逻辑非门和一个逻辑与门。若将逻辑非门和逻辑与门的门延时都设为T_d，信号PWM的上升沿死区时间为T-T_d，下降沿死区时间为T+T_d，其中T为数字延时器AD9501的延时时间。

上述实施例只是对本实用新型的说明，而不是对本实用新型的限制，任何不超出本实用新型实质精神范围内的实用新型创造，均落入本实用新型的保护范围之内。