负载的驱动电路、使用该驱动电路的系统、驱动电路的控制方法与流程

本发明涉及驱动电机等的负载的驱动电路。

背景技术：

图1是dc电机的驱动电路的框图。驱动电路100r包括逻辑电路110、预驱动器120、以及h桥接电路130。在驱动电路100r的输出端子(引脚)outa、outb上，连接有驱动对象电机202。驱动电路100r从外部的控制器204接受控制指令s1，并根据控制指令s1来驱动电机202。

在该驱动电路100r中，控制指令s1不为扭矩指令或速度指令、位置指令等，而是包含指示h桥接电路130的状态的数据。

h桥接电路130取得4个状态h表示高电压，l表示低电压，z表示高阻抗状态。

outb＝z

outb＝l

outb＝h

outb＝l

为短路制动状态，也可以是outa＝outb＝h。

例如，驱动电路100r除了2个输出引脚outa、outb之外，还包括h桥接电路130的电源引脚vm、接地引脚pgnd、前级电路(110、120)用的电源引脚vcc、以及接地引脚gnd。在欲将驱动电路100r收容于8引脚的封装的情况下，能够为接受来自控制器204的控制指令scnt分配2个控制引脚ina、inb。在各控制引脚可控制高、低2个状态的情况下，能够用2根控制引脚ina、inb来切换4个状态

[现有技术文献]

[专利文献]

专利文献1:日本特开2008-263733号公报

技术实现要素：

[发明要解决的课题]

许多ic(integratedcircuit：集成电路)为了其低功耗化而安装有待机模式。一般的ic包括使能引脚，并被构成为通过将使能引脚设为预定的状态来转换为待机模式。

然而，在优先ic的小型化的应用中，难以增加封装的引脚数，从而无法安装待机模式。

本发明鉴于这样的问题而完成，其一个方案的示意性的目的之一在于提供一种不必增加引脚数就能够设定为待机模式的驱动电路。

[用于解决技术课题的技术方案]

本发明的一个方案涉及负载的驱动电路。驱动电路包括：h桥接电路；1个或2个控制输入引脚，其从外部接受指示h桥接电路的状态的1个或2个控制输入信号；逻辑电路，其根据1个或2个控制输入信号来生成指示构成h桥接电路的晶体管的状态的内部信号；以及预驱动器，其基于内部信号来驱动h桥接电路。驱动电路在1个或2个控制输入信号持续预定的状态预定的判定时间时，转换为待机模式。

根据该方案，能够用1个或2个控制输入引脚来对h桥接电路的多个状态与待机模式进行切换。

也可以是，预定的状态与h桥接电路的高阻抗状态对应。

也可以是，预定的状态与h桥接电路的短路制动状态对应。

也可以是，判定时间长于50μs。在利用该驱动电路来进行pwm驱动的情况下，控制输入引脚的状态按pwm周期来变化。或者，在驱动步进电机的情况下，控制输入引脚的状态按规定旋转速度的控制脉冲的频率(周期)来变化。为了抑制可听频带的噪声，pwm频率或控制脉冲的频率(即控制输入引脚的状态变化的频率)被设定于音频频带外，即被设定为20khz以上。因此，能够通过将判定时间规定得长于50μs，从而对有意图的向待机状态的转变指示与pwm驱动或步进电机的控制中的特定的状态进行区别。

本发明的另一方案涉及包含与电机连接的h桥接电路的驱动电路的控制方法。控制方法包括：为了使电机旋转，处理器使指定h桥接电路的状态的1个或2个控制输入信号以短于预定的周期的时间来变化的步骤；根据1个或2个控制输入信号来控制h桥接电路的步骤；为了使驱动电路转换为待机模式，处理器将1个或2个控制输入信号在预定时间内固定为预定的状态的步骤；以及在驱动电路中，在检测到1个或2个控制输入信号在预定时间内维持上述预定的状态时，使驱动电路转变为待机模式的步骤。

另外，以上构成要素的任意组合、或将本发明的构成要素或表达在方法、装置、以及系统等之间相互置换后的结果，作为本发明的方案也是有效的。

发明效果

根据本发明的一个方案，能够提供一种不必增加引脚数就能够设定为待机模式的驱动电路。

附图说明

图1是dc电机的驱动电路的框图。

图2是包括第1实施例的驱动电路的系统的电路图。

图3是表示图2的驱动电路中的控制输入引脚ina、inb的状态与驱动电路的内部及输出状态的对应的一例的图。

图4是图2的驱动电路的动作波形图。

图5是包括第2实施例的驱动电路的系统的电路图。

图6是包括第3实施例的驱动电路的系统的电路图。

图7的(a)～图7的(c)是表示图6的驱动电路中的控制输入引脚in的状态与驱动电路的内部及输出状态的对应的几例的图。

图8是第4实施例的系统的电路图。

图9是包括第5实施例的驱动电路的系统的电路图。

图10是表示图9的系统的动作的一例的时序图。

图11是变形例4的驱动电路的电路图。

图12是变形例4的驱动电路的电路图。

图13是包括变形例5的驱动电路的系统的电路图。

图14的(a)～图14的(h)是表示驱动电路的封装的外观的图。

具体实施方式

以下，参照附图，基于优选的实施方式来对本发明进行说明。对于各附图所示的相同或等同的构成要素、构件、以及处理，标注相同的附图标记，并适当省略重复的说明。此外，实施方式并不对发明进行限定，仅为例示，实施方式所记述的一切特征或其组合不一定都是本发明的实质性内容。

在本说明书中，所谓“构件a与构件b连接的状态”，除包含构件a与构件b物理性地直接连接的情况之外，还包含构件a与构件b经由其它构件间接地连接，并对其电连接状态没有实质的影响，或者不会损害通过其结合而起到的功能或效果的情况。

同样，所谓“构件c被设置于构件a与构件b之间的状态”，除包含构件a与构件c，或者构件b与构件c直接连接的情况之外，还包含经由其它构件间接地连接，并对其电连接状态没有实质的影响，或者不会损害通过其结合而起到的功能或效果的情况。

＜第1实施例＞

图2是包括第1实施例的驱动电路100的系统200的电路图。驱动电路100包括2个控制输入引脚ina、inb，2个控制输入信号被从外部的控制器204供给到控制输入引脚ina、inb。驱动电路100根据2个控制输入信号ina、inb来驱动被连接于2个输出端子outa、outb的负载(例如电机202)。

驱动电路100包括逻辑电路110、预驱动器120、h桥接电路130、bgr(带隙基准)电路140、保护电路150、以及待机电路160，并被收容于一个封装。也可以是，驱动电路100为被集成化于一个半导体基板的功能ic。或者，也可以是，h桥接电路130被集成化于与其它模块(110、120、140、150、160)分开的芯片。

h桥接电路130根据控制输入引脚ina、inb来取得4个状态

outb＝z

outb＝l

outb＝h

outb＝l

逻辑电路110监控控制输入引脚ina、inb的状态(控制输入信号)，并判定其为状态中的哪一个。然后，生成与判定的状态相应的内部信号sint。内部信号sint也可以为指示构成h桥接电路130的4个晶体管m1～m4各自的导通、截止的信号。预驱动器120基于内部信号sint来控制h桥接电路130的晶体管m1～m4的栅极电压。

bgr电路140生成基准电压。保护电路150包含热关断(tsd)电路及低电压保持(uvlo)电路等。保护电路150被构成为包含电压比较器。

待机电路160在2个控制输入信号ina、inb以预定的判定时间τ持续了预定的状态时，使驱动电路100转换为待机模式。在待机模式中，停止向除逻辑电路110外的其它电路模块供给偏置电流或偏置电压、电源电压，驱动电路100的消耗电流会降低到数μa的水平。另外，在图2中，将待机电路160在逻辑电路110的外部示出，但待机电路160的功能实际上能够作为逻辑电路110的一部分来安装。

图3是表示控制输入引脚ina、inb的状态与驱动电路100的内部及输出状态的对应的一例的图。

在第1实施例中，预定的状态为h桥接电路130的高阻抗状态回到图2。待机电路160对逻辑电路110检测高阻抗状态的时间进行测定，在达到判定时间τ时，使驱动电路100转换为待机模式。判定时间τ优选规定为比50μs长，例如被设定在50～500μs之间。

以上为驱动电路100的构成。接着，说明其动作。图4是图2的驱动电路100的动作波形图。在时刻t0，电源电压vcc及vm上升。启动之后立即为待机模式，动作电流icc非常小。

在时刻t1，当控制输入信号ina、inb变化时，会转变为通常模式。在通常模式中，依次转变为与控制输入信号ina、inb的电平相应的状态在时刻t2，当转变为状态时，输出会成为高阻抗。在时刻t3，当状态持续了判定时间τ时，会转换为待机模式，动作电流icc会降低。

在时刻t4，当控制输入信号ina、inb变化时，会转变为通常模式。在通常模式中，依次转变为与控制输入信号ina、inb的电平相应的状态在时刻t5，当电源电压vcc低于uvlo电路的阈值时，会成为低电压保持状态，h桥接电路130的输出会成为高阻抗。

在时刻t6，当电源电压vcc超过uvlo电路的阈值时，低电压保持状态会被解除，h桥接电路130的状态会根据控制输入信号ina、inb而开始转变。

以上为驱动电路100的动作。根据该驱动电路100，不必追加使能引脚，就能够仅利用2个控制输入引脚ina、inb来从外部控制h桥接电路130的4个状态，进而使其转换为待机模式。

在扭矩指令或速度指令为控制输入的驱动电路中，存在控制输入明示地指示电机停止的状态。例如，扭矩指令(速度指令)为零被理解为明示的电机停止的指示。因此，可以在待机了从扭矩指令(速度指令)成为零后到电机完全停止所需的时间之后，转变为待机模式。

另一方面，如本实施例中的驱动电路100那样，在接受指示h桥接电路130的状态的控制输入信号ina、inb的形式中，不存在明示的停止指示。其原因在于，因为在pwm驱动的应用中，高阻抗状态会反复发生，所以高阻抗状态的发生不一定限于停止指示。在步进电机的控制中也是同样。

一般而言，在dc电机的pwm驱动或步进电机的驱动中，使用可听频带外的频率。因此，能够通过将判定时间τ设定得长于脉冲周期(最长50μs)，从而对在dc电机的pwm驱动中或步进电机的驱动中发生的高阻抗状态与向待机的转换指示进行区别。反过来讲，可以说驱动电路100与短于判定时间τ的周期的脉冲驱动对应。

进而，根据该系统200，也能够通过利用控制器204，以短于判定时间τ的周期来交替地对与进行切换，从而使电机202停止，并且不使驱动电路100转换为待机模式而是持续维持通常模式。这种控制凭借接受扭矩指令或速度指令的驱动电路无法实现。

在待机模式中，因为偏置电路等停止，所以在返回到通常模式之前，需要数μs的时间。另一方面，在pwm驱动中，存在欲使h桥接电路的输出电压以数十ns的通过速率来进行变化的情况。若采用在检测到高阻抗的控制输入时立即转换为待机的控制，则pwm驱动中的h桥接电路的输出电压的波形衰减(日文：波形なまり)会变大，可使用的应用也会被限定。在实施方式中，因为也不会发生h桥接电路的输出电压的波形衰减，所以能够适用于广泛的应用。

＜第2实施例＞

图5是包括第2实施例的驱动电路100a的系统200a的电路图。驱动电路100a在向电机的通电区间之间包括用于转换驱动信号的pwm(pulsewidthmodulation：脉冲宽度调制)电路170。在驱动电流的路径上，具体而言，在pgnd引脚与外部的接地之间，设置有分流电阻rs，在分流电阻rs中，会产生与流过电机202的驱动电流相应的电压降(电流检测信号)vs。也可以是，分流电阻rs被内置于驱动电路100a。

pwm电路170为逐脉冲的电流限制电路，基于电流检测信号vs来生成pwm信号spwm。pwm电路170与振荡器172所生成的时钟同步动作。例如，pwm电路170对振荡器172所生成的时钟ck的正边沿进行响应，使pwm信号spwm转变为第1电平(例如为高电平)。此外，pwm电路170在将电流检测信号vs与限定驱动电流的上限的极限值vcl进行比较并检测出vs＞vcl时，即在驱动电流达到极限值时，使pwm信号spwm转变为第2电平(例如为低电平)。

pwm信号spwm被供给到预驱动器120。预驱动器120将pwm信号spwm与内部信号sint进行逻辑合成，并控制h桥接电路130。也可以是，逻辑合成的功能安装于逻辑电路110。

也可以是，待机电路160在待机状态下停止pwm电路170。具体而言，能够通过切断pwm电路170所包含的比较器的电流来削减消耗电流。此外，也可以是，在待机状态下，停止生成时钟ck的振荡器172。由此，能够进一步削减消耗电流。

＜第3实施例＞

图6是包括第3实施例的驱动电路100b的系统200b的电路图。驱动电路100b包括1个控制引脚in。高低2个值的控制输入信号in被输入到控制引脚in。逻辑电路110对控制输入引脚in的状态的转变进行响应，从而使桥接电路130的状态发生转变。此外，当控制输入引脚in在预定时间内持续了预定的状态时，待机电路160使驱动电路100b转变为待机状态。

图7的(a)～图7的(c)是表示图6的驱动电路100b中的控制输入引脚in的状态与驱动电路的内部及输出状态的对应的几例的图。h桥接电路130根据控制输入引脚in来取得2个状态

out2＝h

out2＝l

逻辑电路110对控制输入引脚in的状态(控制输入信号)进行监控，判定其为状态中的哪一个。然后，生成与判定的状态相应的内部信号sint。

此外，待机电路160在第1状态(即in引脚的“低”)持续了预定时间时，使驱动电路100b转换为待机模式。在待机模式中，逻辑电路110使内部信号sint发生变化，使得h桥接电路130成为与第1状态或第2状态不同的状态(短路制动状态)。由此，在待机模式下，能够固定电机202。

在图7的(a)的例子中，状态为输出固定低(out1＝l，out2＝l)的短路制动状态，晶体管m2、m4导通，m1、m3截止。

在图7的(b)的例子中，状态为输出固定高(out1＝h，out2＝h)的短路制动状态，晶体管m2、m4截止，m1、m3导通。

在图7的(c)的例子中，状态为out1＝z，out2＝z的高阻抗状态，晶体管m1～m4截止。

也可以是，在图7的(a)～(c)中，将第2状态持续预定时间作为转换到待机模式的条件。

也能够使待机模式中的输出的状态成为可选。即，在第1状态与第2状态中的一者持续了预定时间时，将设为短路制动状态，在第1状态与第2状态中的另一者持续了预定时间时，将设为高阻抗状态。

＜第4实施例＞

图6的驱动电路100b能够用于步进电机的驱动。图8为第4实施例的系统200c的电路图。系统200c包括2个图6的驱动电路100b。一个驱动电路100b＿a的输出被连接于步进电机202c的一个线圈，另一个驱动电路100b＿b的输出被连接于步进电机202c的另一个线圈。控制器204将控制输入信号ina供给到驱动电路100b＿a，将控制输入信号inb供给到驱动电路100b＿b，从而控制步进电机202c。控制输入信号ina、inb的波形根据步进电机的驱动方式(1相例示、1－2相励磁、2相励磁等)来进行选择。

＜第5实施例＞

图9是包括第5实施例的驱动电路100d的系统200d的电路图。驱动电路100d能够理解为综合了图8的驱动电路100b＿a、100b＿b的电路。输出outa、outb可根据ina、inb的组合来取得4个状态

·ina＝l，inb＝l

outa1＝l，outa2＝h，outb1＝l，outb2＝h

·ina＝h，inb＝l

outa1＝h，outa2＝l，outb1＝l，outb2＝h

·ina＝l，inb＝h

outa1＝l，outa2＝h，outb1＝h，outb2＝l

·ina＝h，inb＝h

outa1＝h，outa2＝l，outb1＝h，outb2＝l

图10是表示图9的系统200d的动作的一例的时序图。在此，以1－2相励磁为例。驱动电路100d的待机电路160监控2个控制输入信号ina、inb的所有边沿。并且，当边沿的间隔超过预定的判定时间τ时，会转换为待机模式。换言之，在将4个状态中的任意一个持续了预定时间时，转换为待机模式。在待机模式的期间，桥接电路130a、130b被固定在预定的状态(例如高阻抗状态或短路制动状态)。或者，也可以是，预定状态为前夕的状态(在该图10的例子中，为)。

在待机模式中，当检测到下一个边沿时，待机模式被解除，然后，开始转变为与2个控制输入ina、inb相应的状态

以上，基于实施方式，针对本发明进行了说明。该实施方式仅为例示，在它们的各构成要素或各处理过程、以及它们的组合中，可能存在各种变形例。以下，针对这样的变形例进行说明。

(变形例1)

虽然在实施方式中，待机电路160中，高阻抗状态为转换到待机模式的触发器，但是不限于此，也可以是，将短路制动状态作为转换到待机模式的触发器。即，也可以是，在指示短路制动状态的控制输入信号(ina＝inb＝h)持续了判定时间τ时，转换为待机模式。

(变形例2)

虽然在实施方式中，以单相的dc电机为负载，但不限于此。本发明也能够适用于三相逆变器或步进电机的驱动电路。

(变形例3)

进一步而言，负载不被限定于电机，也可以是，驱动电路100为反激式转换器(flybackconverter)或正向转换器、dc/dc转换器等的一部分。

(变形例4)

虽然在实施方式中，对h桥接电路130的电源、接地与逻辑电路110及预驱动器120的电源、接地分离的构成进行了说明，但是它们也可以是共通的。图11是变形例4的驱动电路100e的电路图。该驱动电路100e中，使图2的驱动电路100的2个电源引脚共通化，并使2个接地引脚共通化。

图12是变形例4的驱动电路100f的电路图。该驱动电路100f中，使图6的驱动电路100b的2个电源引脚共通化，并使2个接地引脚共通化。

(变形例5)

图13是包括变形例5的驱动电路100g的系统200g的电路图。驱动电路100g在其输出级不包括h桥接电路130，而是包括半桥电路130g。此外，控制输入引脚in为1个。半桥电路130g的输出引脚被连接在电机130g(线圈)的一端，在电机130g的另一端，施加有预定电压(电源电压或接地电压)。

最后，示出驱动电路100的封装例。图14的(a)～图14的(h)是表示驱动电路100的封装的外观的图。图14的(a)表示8引脚的封装。例如，图2的驱动电路100能够收容于封装。也可以是，如下这样地配置图2的驱动电路100的各引脚。

图14的(b)表示6引脚的封装。例如，图11的驱动电路100e能够收容于该封装。也可以是，如下这样地配置图11的驱动电路100e的各引脚。

图14的(c)表示5引脚的封装。例如，图12的驱动电路100f能够收容于该封装。也可以是，如下这样地配置驱动电路100f的各引脚。

图14的(d)表示4引脚的封装。例如，图13的驱动电路100g能够收容于该封装。也可以是，如下这样地配置驱动电路100g的各引脚。

图14的(e)～图14的(f)表示8引脚、6引脚、5引脚、4引脚的csp(chipsizepackage：芯片尺寸封装)。

虽然基于实施方式，使用具体的用语来说明了本发明，但是实施方式仅表示本发明的原理、应用，对于实施方式，在不脱离权利要求书所规定的本发明的思想的范围内，允许很多变形例或配置的变更。

[附图标记说明]

100…驱动电路、110…逻辑电路、120…预驱动器、130…h桥接电路、140…bgr电路、150…保护电路、160…待机电路。

[工业可利用性]

本发明能够利用于电机的驱动技术。