一种低成本的DC电源输出保护电路的制作方法

本发明属于dc-dc电源输出控制技术领域，具体涉及一种低成本的dc电源输出保护电路。

背景技术：

目前常见dc-dc电源方案有两种，一种是使用dc-dc电源管理芯片通过脉宽调制方式输出满足应用要求的电压，另一种则是采用ldo电压芯片，ldo也是本文讨论的背景技术所在。ldo(lowdropoutregulator)，通常称为低压差线性稳压器，是一种通过使用内部的晶体管或场效应管(fet)，从输入电压中减去超额的电压从而输出满足应用要求电压的电源ic。ldo相对于另一类常用的dc-dc开关电源芯片具有成本低、噪音低、静态电流小、外接器件少易于应用的优势，所以被广泛应用于一些低电压转换的电路中。

然而，由于大部分ldo价格低廉、封装小巧的特点，因此对于一些异常情况的保护电路并未内置其中，如附图1所示的ldo芯片的典型应用电路，该电路由一个ldo芯片u1，4个电容器c1、c2、c3、c4，两个电阻器r9、r10组成。其中vcc-in为ldo芯片的输入电压，vcc-out为ldo芯片的输出电压，gnd为接地端，u1为ldo芯片，1脚vin为输入电压，2脚gnd为地，3脚en为输出使能，4脚adj为输出电压调节，5脚vout为输出电压，c1、c2、c3、c4作为ldo芯片输入输出的稳压所用电容，c1、c3为220uf电解电容，c2、c4为100nf无极性电容，r9、r10为ldo芯片输出电压值的调节电阻。其中u1的1脚vin、3脚en与vcc-in相连接，u1的5脚vout与vcc-out相连接，u1的2脚gnd与gnd相连接；r9一端接u1的5脚vout，另一端接u1的4脚adj，r10的一端接u1的4脚adj，另一端接gnd；c1与c2一端接vcc-in，另一端接gnd，c3与c4一端接vcc-out，另一端接gnd。在工作过程中，通过对u1的3脚en设置为高电平即可使ldo输出电压，对u1的3脚en输出低电平则会关闭ldo输出电压。该ldo芯片的典型应用电路对后级电路发生短路或者反接等异常情况时，不能提供短路保护、反接保护等有效措施防止ldo受损。如果在产品中实际应用时未做对应的保护，当异常发生时，极有可能造成ldo烧毁，而导致产品部分甚至所有功能失效。

技术实现要素：

为了解决现有技术中ldo输出无短路保护、反接保护的问题，本发明目的在于提供一种低成本的dc电源输出保护电路，可解决ldo芯片在短路和输出反接时由于无短路保护和反接保护造成ldo损毁甚至ldo前级电路损毁的问题，能够提升应用电路的稳定性，同时也能够避免由于短路和反接情况造成的损失。

本发明目的通过以下技术方案实现：

一种低成本的dc电源输出保护电路，如附图2所示，包括8个电阻器r1、r2、r3、r4、r5、r6、r7、r8，三个npn型晶体管q1、q2、q3，一个二极管d2，一个p沟道型mos管pmos1；其中vcc-in为被保护电源芯片的输入电压，vcc-mcu为内部应用电路的供电电压，power-ic-out为被保护电源芯片的输出电压，vcc-out为整体应用电路对外输出的电压，gnd为接地端，power-ic-enable为被保护的电源芯片的输出使能端，mcu-ctrl为内部应用电路对被保护电源芯片的电压输出使能控制端；其中pmos1的源极接power-ic-out，pmos1的漏极接vcc-out，pmos1的栅极接gnd，d2的一端接power-ic-out，d2的另一端接r2，r1的一端接power-ic-out，r1的另一端接gnd，r2一端接d2，r2的另一端接vcc-mcu，r3的一端接power-ic-out，r3的另一端接q1的基极，r4的一端接vcc-mcu，r4的另一端接q1的集电极，r5的一端接q1的集电极，r5的另一端接q2的基极，r6的一端接vcc-in，r6的另一端接q2的集电极，r7的一端接q3的基极，r7的另一端接mcu-ctrl，r8的一端接mcu-ctrl，r8的另一端接vcc-mcu，q2、q3的集电极均接power-ic-enable，q1、q2、q3的射极均接gnd。

附图2中所示电路的工作原理如下：

当mcu-ctrl为浮空或者高电平时，q3导通，power-ic-enable为低电平，即此时被保护的电源芯片未被使能输出。

当mcu-ctrl为低电平时，q3截止，power-ic-enable被拉高为高电平，此时被保护的电源芯片被使能输出，power-ic-out开始有电压输出，由于pmos1的g极接gnd，因此pmos1导通，power-ic-out输出到vcc-out，即对外输出电压。

当vcc-out被短路时，pmos1由于g极依旧为低电平，所以仍然导通，因此power-ic-out也被短路，q1基极为低电平使q1截止，q2基极为高电平使q2导通，power-ic-enable被拉低为低电平，此时被保护的电源芯片被禁能输出，此时本发明电路对被保护的电源芯片实施了保护；当短路现象消失后，由r1、r2、r3、d2组成的偏置电路会使q1导通，q2截止，power-ic-enalbe重归为高电平，此时被保护的电源芯片重新被使能输出。

当反接vcc-out和gnd时，由于pmos1的栅极为高电平，所以pmos1截止，vcc-out与gnd之间相当于开路，因此本发明电路对被保护的电源芯片起到了防反接的作用。

本发明有益效果：

本发明电路能够在短路和反接时起到保护前级电路的作用，并且会在短路和反接移除后自动恢复正常。

附图说明

图1为ldo芯片的典型应用电路；

图2为本发明一种低成本的dc电源输出保护电路；

图3为实施例1中ldo典型应用电路与本发明一种低成本的dc电源输出保护电路相结合的整体应用电路。

具体实施方式

下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。

实施例1

一种ldo典型应用电路与本发明一种低成本的dc电源输出保护电路相结合的整体应用电路，如附图3所示，包括一个ldo芯片u1，4个电容器c1、c2、c3、c4，10个电阻器r1、r2、r3、r4、r5、r6、r7、r8、r9、r10，三个npn型晶体管q1、q2、q3，一个二极管d2，一个p沟道型mos管pmos1组成；其中vcc-in为ldo芯片的输入电压，vcc-mcu为内部应用电路的工作电压，power-ic-out为ldo芯片的输出电压，vcc-out为整体应用电路对外输出的电压，gnd为接地端，mcu-ctrl为内部应用电路对ldo芯片的输出使能控制端，u1为ldo芯片，1脚vin为输入电压，2脚gnd为地，3脚en为输出使能，4脚adj为输出电压调节，5脚vout为输出电压，c1、c2、c3、c4作为ldo芯片输入输出的稳压所用电容，c1、c3为220uf电解电容，c2、c4为100nf无极性电容，r9、r10为ldo芯片输出电压值的调节电阻；其中u1的1脚vin与vcc-in相连接，u1的5脚vout与power-ic-out相连接，u1的2脚gnd与gnd相连接，u1的3脚en与q2、q3的集电极相连接，r9一端接u1的5脚vout，r9的另一端接u1的4脚adj，r10的一端接u1的4脚adj，r10的另一端接gnd，c1与c2一端接vcc-in，c1与c2的另一端接gnd，c3与c4一端接power-ic-out，c3与c4的另一端接gnd，pmos1的源极接power-ic-out，pmos1的漏极接vcc-out，pmos1的栅极接gnd，d2的一端接power-ic-out，d2的另一端接r2，r1的一端接power-ic-out，r1的另一端接gnd，r2一端接d2，r2的另一端接vcc-mcu，r3的一端接power-ic-out，r3的另一端接q1的基极，r4的一端接vcc-mcu，r4的另一端接q1的集电极，r5的一端接q1的集电极，r5的另一端接q2的基极，r6的一端接vcc-in，r6的另一端接q2的集电极，r7的一端接q3的基极，r7的另一端接mcu-ctrl，r8的一端接mcu-ctrl，r8的另一端及vcc-mcu，q2、q3的集电极均接power-ic-enable，q1、q2、q3的射极均接gnd。

该整体应用电路的工作原理如下：

当mcu-ctrl为浮空或者高电平时，q3导通，u1的en脚为低电平，即此时被保护的ldo芯片未被使能输出。

当mcu-ctrl为低电平时，q3截止，u1的en脚被拉高为高电平，此时被保护的ldo芯片被使能输出，power-ic-out开始有电压输出，由于pmos1的g极接gnd，因此pmos1导通，power-ic-out输出到vcc-out，即对外输出电压。

当vcc-out被短路时，pmos1由于g极依旧为低电平，所以仍然导通，因此power-ic-out也被短路，q1截止，q2导通，u1的3脚en被拉低为低电平，此时被保护的ldo芯片被禁能输出，此时本发明电路对被保护的ldo芯片实施了保护；当短路现象消失后，由r1、r2、r3、d2组成的偏置电路会使q1导通，q2截止，u1的en脚重归为高电平，此时被保护的芯片重新被使能输出。

当反接vcc-out和gnd时，pmos1的g极为高电平，因此pmos1截止，所以vcc-out与gnd之间为开路，因此本发明电路对被保护的ldo芯片起到了防反接的作用。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。