一种RS485通讯自动收发改进电路的制作方法

本实用新型涉及嵌入式485通讯技术领域，具体涉及一种rs485通讯自动收发改进电路。

背景技术：

嵌入式485通讯电路是设备连接和使用过程中常用的通讯电路，485通讯可实现约1200米的长距离传输，且信号传输稳定，因此被广泛应用。由于485通讯属于半双工通讯，在使能引脚的控制作用下，同一时间只能处于发送或接收状态。

目前，现有的嵌入式485通讯电路设计如图1所示，主要以485芯片的di引脚接地，同时通过mcu的输出端txd引脚与npn型三极管连接，通过npn型三极管做电平取反实现控制de引脚或re引脚的高低电平来进行信号接收和发送的自动转换，这种电路设计存在两种缺点：(1)485芯片的输出端需要用到上下拉电路作为初始电平，当有低电平时，485芯片可推挽输出，而高电平输出时，仅能通过上下拉电路复位，如此一来，485通讯波形在38400波特率以后便出现了上拉波形形变，而且由于上下拉电阻不同，形变程度也会发生变化，不利于数据长距离稳定传输，如图2所示，当波特率为115200且上下拉电阻的阻值为1k或4.7k时，通过示波器的测试波形可以明确看出，上下拉电平出现严重形变，而且波形占空比不再均匀，严重影响通信质量；(2)由于mcu的输出端txd引脚默认为高电平，npn管在不发送数据时便处于导通状态，必然导致电能的消耗，不具有节能的作用。

技术实现要素：

针对现有技术中的缺陷，本实用新型提供的一种rs485通讯自动收发改进电路，能有效改善波形占空比，提高通信质量，降低电能的消耗。

为了解决上述技术问题，本实用新型提出以下技术方案：

一种rs485通讯自动收发改进电路，包括485芯片，所述485芯片的ro引脚连接mcu的接收引脚rxdo，mcu芯片的发送引脚dxdo连接二极管d5的负极，二极管d5的正极分别连接485芯片的di引脚和低电平导通电路的输入端，低电平导通电路的输出端分别连接充放电回路以及485芯片的de引脚和re引脚，所述485芯片的a引脚和b引脚均与通讯设备的接口连接。

进一步地，所述低电平导通电路包括pnp型三极管q2，pnp型三极管q2的基极通过电阻r12与二极管d5的正极连接，pnp型三极管q2的发射极通过电阻r10与二极管d5的正极连接，pnp型三极管q2的集电极通过电阻r75分别与充放电回路以及485芯片的de引脚和re引脚连接。

进一步地，所述充放电回路包括电容c9和电阻r11，电容c9和电阻r11并联，电容c9和电阻r11的一端分别与电阻r75连接，电容c9和电阻r11的另一端接地。

进一步地，所述485芯片的a引脚连接上拉电阻r21，上拉电阻r21连接二极管d10的负极，二极管d10的正极分别连接485芯片的vcc端和电容c7，电容c7接地。

进一步地，所述485芯片的a引脚和b引脚之间连接电阻r30。

进一步地，所述485芯片的a引脚连接二极管d19的负极，二极管d19的正极接地；所述485芯片的b引脚连接二极管d18的负极，二极管d18的正极接地。

由上述技术方案可知，本实用新型的有益效果：(1)在mcu的发送引脚dxdo默认为高电平的情况下，通过在mcu的发送引脚dxdo和485芯片的de引脚和re引脚之间设置二极管d5和低电平导通电路，在mcu的输出端不发送数据时，mcu的发送引脚dxdo和485芯片的de引脚和re引脚之间处于截止状态，避免mcu在不送数据的情况下，mcu的发送引脚dxdo和485芯片的de引脚和re引脚之间存在持续电流，造成过度的能量消耗；(2)低电平导通电路的输出端设置充放电回路，充放电回路同时与485芯片的de引脚和re引脚连接，在信号传输过程中，当mcu的发送引脚dxdo为低电平时，二极管d5和低电平导通电路处于导通的状态，低电平导通电路的输出端为高电平，485芯片的de引脚和re引脚处于高电平状态，此时di引脚处于发送状态，同时，充放电回路进行充电；当mcu的发送引脚dxdo为高电平时，二极管d5和低电平导通电路处于截止的状态，低电平导通电路的输出端为低电平，此时，充放电回路进行放电，在充放电回路放电期间，仍然保持485芯片的de引脚和re引脚处于高电平状态，di引脚仍然处于发送有效状态，实现输出高电平推完输出，而且能够有效改善波形占空比，提高通信质量，降低电能的消耗。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。

图1为现有的嵌入式485通讯电路图；

图2为波特率为115200时的测试波形图；

图3为本实用新型的电路图；

图4为本实用新型的测试波形图。

具体实施方式

下面将结合附图对本实用新型技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，因此只作为示例，而不能以此来限制本实用新型的保护范围。

参阅图3-图4所示，本实施例提供的一种rs485通讯自动收发改进电路，包括485芯片，所述485芯片的ro引脚连接mcu的接收引脚rxdo，mcu芯片的发送引脚dxdo连接二极管d5的负极，二极管d5的正极分别连接485芯片的di引脚和低电平导通电路的输入端，低电平导通电路的输出端分别连接充放电回路以及485芯片的de引脚和re引脚，所述485芯片的a引脚和b引脚均与通讯设备的接口连接，所述485芯片的型号stc3485eesa。

在实际使用中，在mcu的发送引脚dxdo默认为高电平的情况下，通过在mcu的发送引脚dxdo和485芯片的de引脚和re引脚之间设置二极管d5和低电平导通电路，在mcu的输出端不发送数据时，mcu的发送引脚dxdo和485芯片的de引脚和re引脚之间处于截止状态，避免mcu在不送数据的情况下，mcu的发送引脚dxdo和485芯片的de引脚和re引脚之间存在持续电流，造成过度的能量消耗；低电平导通电路的输出端设置充放电回路，充放电回路同时与485芯片的de引脚和re引脚连接，在信号传输过程中，当mcu的发送引脚dxdo为低电平时，二极管d5和低电平导通电路处于导通的状态，低电平导通电路的输出端为高电平，485芯片的de引脚和re引脚处于高电平状态，此时di引脚处于发送状态，同时，充放电回路进行充电；当mcu的发送引脚dxdo为高电平时，二极管d5和低电平导通电路处于截止的状态，低电平导通电路的输出端为低电平，此时，充放电回路进行放电，在充放电回路放电期间，仍然保持485芯片的de引脚和re引脚处于高电平状态，di引脚仍然处于发送有效状态，实现输出高电平推完输出，而且能够有效改善波形占空比，提高通信质量，降低电能的消耗。

在本实施例中，所述低电平导通电路包括pnp型三极管q2，pnp型三极管q2的基极通过电阻r12与二极管d5的正极连接，pnp型三极管q2的发射极通过电阻r10与二极管d5的正极连接，pnp型三极管q2的集电极通过电阻r75分别与充放电回路以及485芯片的de引脚和re引脚连接。

在实际使用中，当pnp型三极管q2的发射极为低电平时，pnp型三极管q2导通，pnp型三极管q2的集电极为高电平，485芯片的de引脚和re引脚为高电平，485芯片的di引脚处于发送状态，同时，充放电回路进行充电；当pnp型三极管q2的发射极为高电平时，pnp型三极管q2截止，pnp型三极管q2的集电极为低电平，此时，充放电回路进行放电，485芯片的de引脚和re引脚仍然保持高电平，485芯片的di引脚仍然处于发送状态，延长了485芯片di引脚的发送时间，改善了波形占空比；另外，r75为pnp型三极管q2的保护电阻。

在本实施例中，所述充放电回路包括电容c9和电阻r11，电容c9和电阻r11并联，电容c9和电阻r11的一端分别与电阻r75连接，电容c9和电阻r11的另一端接地。

在实际使用中，当波特率为115200时，电容c9的容抗选择820pf，电阻r75的阻值选择41.2kω，调节充放电电路的放电时间，使得上拉复位电平在40us内推挽输出，波形占空比均匀，波形基本无形变现象，在长距离通讯时，信号传输安全可靠。

在本实施例中，所述485芯片的a引脚连接上拉电阻r21，上拉电阻r21连接二极管d10的负极，二极管d10的正极分别连接485芯片的vcc端和电容c7，电容c7接地。

在实际使用中，485芯片的a引脚通过上拉电阻r21串联二极管d10，防止输出信号线ab上电压反馈回485芯片的vcc端，使得485芯片的vcc端电压偏高，对485芯片电路器件造成影响。

在本实施例中，所述485芯片的a引脚和b引脚之间连接电阻r30，电阻r30具有调节波形比幅值，降低占空比高度的作用。

在本实施例中，所述485芯片的a引脚连接二极管d19的负极，二极管d19的正极接地；所述485芯片的b引脚连接二极管d18的负极，二极管d18的正极接地，二极管d19和二极管d18具有降噪和防静电的作用。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围，其均应涵盖在本实用新型的权利要求和说明书的范围当中。