一种芯片级联系统的制作方法

文档序号:35382241发布日期:2023-09-09 09:26阅读:来源:国知局

技术特征:

1.一种芯片级联系统,其特征在于,包括依次级联的至少两个芯片,相邻级联的两个芯片中:

2.根据权利要求1所述的芯片级联系统,其特征在于,当所述上级芯片向所述下级芯片传输所述数据信息时,所述数据信息包括第一数据信息,所述电流信号包括表征所述第一数据信息的第一电流信号;或,当所述下级芯片向所述上级芯片传输所述数据信息时,所述数据信息包括第二数据信息,所述电流信号包括表征所述第二数据信息的第二电流信号;每个芯片包括通信模块,其中:

3.根据权利要求2所述的芯片级联系统,其特征在于,每个芯片包括电压管脚,其中:

4.根据权利要求3所述的芯片级联系统,其特征在于,所述通信模块的第一检测电路包括第一比较器,所述第一比较器的第一输入端与所述第一电阻的一端耦接,所述第一比较器的第二输入端与所述第一电阻的另一端耦接,所述第一比较器能够将其第一输入端和其第二输入端的电压差与第一偏差电压进行比较,以获得所述第一高低电平信号。

5.根据权利要求4所述的芯片级联系统,其特征在于,所述第一比较器包括第一pmos管、第二pmos管、第三pmos管、第一nmos管、第二nmos管、偏置电阻、第一电流源、第二电流源和第一反相器;

6.根据权利要求2所述的芯片级联系统,其特征在于,每个芯片包括接地管脚,其中:

7.根据权利要求6所述的芯片级联系统,其特征在于,所述通信模块的第二检测电路包括第二比较器,所述第二比较器的第一输入端与所述第二电阻的一端耦接,所述第二比较器的第二输入端与所述第二电阻的另一端耦接,所述第二比较器能够将其第一输入端和其第二输入端的电压差与第二偏差电压进行比较,以获得所述第二高低电平信号。

8.根据权利要求7所述的芯片级联系统,其特征在于,所述第二比较器包括第一pmos管、第二pmos管、第一nmos管、第二nmos管、第三nmos管、偏置电阻、第一电流源、第二电流源和第一反相器;

9.根据权利要求1-8中任一项所述的芯片级联系统,其特征在于,包括多个电阻和串联的至少两个电池组,每个电池组包括一个或串联的两个以上电芯,所述电池组与所述芯片一一对应耦接,所述电池组的第一端与对应芯片的接地端耦接,所述电池组中每个电芯的远离所述电池组的第一端的端部通过所述多个电阻中的一个电阻与所述对应芯片的一个电压管脚耦接,相邻级联的两个芯片中所述下级芯片的电压管脚与所述上级芯片的接地管脚通过第三电阻耦接,所述下级芯片的第一电阻、所述第三电阻和所述上级芯片的第二电阻形成并联电路,所述第三电阻为所述多个电阻中的一个电阻。

10.根据权利要求9所述的芯片级联系统,其特征在于,每个所述芯片还包括检测模块和控制模块,所述检测模块用于检测对应耦接的所述电池组中的电芯的充电或放电参数信息;本级芯片的通信模块用于接收上一级芯片和下一级芯片中的一者发送的电流信号而获得所述上一级芯片和所述下一级芯片中的一者的数据信息;所述本级芯片的控制模块用于根据所述本级芯片的充电或放电参数信息和所述本级芯片的通信模块获得的所述数据信息形成表征本级芯片的数据信息的高低电平信号;所述本级芯片的通信模块还用于根据所述高低电平信号向所述上一级芯片和所述下一级芯片中的另一者发送表征所述本级芯片的数据信息的电流信号。

11.根据权利要求10所述的芯片级联系统,其特征在于,所述检测模块包括:

12.根据权利要求10或所述的芯片级联系统,其特征在于,所述芯片级联系统还包括第一电压端、第二电压端、第一开关器件和第二开关器件,所述串联的至少两个电池组的第一端耦接所述第一电压端,所述第一开关器件和所述第二开关器件依次耦接于所述串联的至少两个电池组的第二端与所述第二电压端之间,依次级联的至少两个芯片中的第一级芯片的控制模块还包括第一输出管脚和第二输出管脚;所述第一开关器件的控制端与所述第一输出管脚耦接,所述第二开关器件的控制端与所述第二输出管脚耦接,其中:

13.根据权利要求12所述的芯片级联系统,其特征在于,所述第一级芯片的检测模块还包括电流检测模块,所述芯片级联系统还包括第四电阻,所述电流检测模块具有输入管脚,所述第四电阻的一端耦接所述输入管脚,另一端耦接所述第二电压端,所述电流检测模块还包括以下中的至少一者:


技术总结
本发明涉及一种芯片级联系统。芯片级联系统包括依次级联的至少两个芯片,相邻级联的两个芯片中:至少下级芯片包括上级通信管脚,至少上级芯片包括下级通信管脚;所述下级芯片的上级通信管脚与所述上级芯片的下级通信管脚耦接,所述上级芯片和所述下级芯片中的一者能够将数据信息转换为电流信号,并通过耦接的所述上级通信管脚和所述下级通信管脚发送给所述上级芯片和下级芯片中的另一者,所述上级芯片和所述下级芯片中的另一者能够根据所述电流信号获得所述数据信息。本发明的芯片级联系统,在相邻级联的两个芯片之间进行通信时,使用的管脚的数量较少,简化了电路结构,有利于降低成本,且相邻芯片之间可以相互传输信息。

技术研发人员:王钊
受保护的技术使用者:南京中感微电子有限公司
技术研发日:
技术公布日:2024/1/15
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1