专利名称：静电感应晶体管及其制造方法和电能转换装置的制作方法
技术领域：
本发明涉及静电感应晶体管。
由于要求电能转换器为大功率和高频率，所以不仅要求半导体开关元件具有大的可控电流，而且要求低损耗和高速工作。
为了满足这些要求，现已提出了组分为SiC(碳化硅)的开关元件。例如，对功率MOSFET的研究已公开在IEEE Electron Devices Letters，Vol．18，No．3，p．93-95(1997)，“6H-SiC中的高压双注入功率MOSFET(High-Voltage Double-Implanted Power MOSFET’s in 6H-SiC)”中。然而，由于具有低载流子迁移率的反型层用作沟道区作为电流通道，因此存在导通电压变高的问题。
为了避免所述问题，有一种不使用反型层作为沟道层的静电感应晶体管(公开在，例如，IEEE Trans．on Electron Devices，Vol．ED-22，p．185-197，1975，“FET与模拟晶体管(静电感应晶体管)(Field effectTransistor versus Analog Transistor(Static InductionTransistor))”)。
图2为现有技术中静电感应晶体管的剖面图。半导体衬底包括n+型区1、n-型区2以及p型区5，并提供了源电极11、漏电极12和栅电极13。栅极的电位低于源极的电位，由此耗尽层延伸到由p型区5形成的区域，即通常所说的沟道区，流过漏电极12和源电极11的电流关断。由于使用SiC的衬底作为沟道区，因此可以实现相当低的导通电阻。这报道在例如International Conference on Silicon CarbideⅢ-nitrides and Related Materials-1997，Abstract p．443(1997)，“Electrical Characteristics of A Novel Gate Structure 4H-SiC PowerStatic Induction Transistor”。
然而，在图2的基本结构中，存在关断特性显著变差的问题。也就是，为了关断电流，必须施加层的栅极电压。这是由SiC的杂质扩散系数很小造成的。在硅中，当要形成深p型区域时，使用热扩散，但在SiC中，不能使用该工艺。由此，通过离子注入形成如p型区5等的局部p型区域，但即使以称做高能注入的约2MeV的能量注入较小原子量的硼，深度最多约2μm。较高的注入能量产生深结，但留下以后的热处理很难除去的缺陷。由此，漏电流增加，关断特性变差。
而且当部分地进行高能离子注入时，很难形成能承受这种状态的注入掩模。
在图2中，Xj称做沟道长度，Wch称做沟道宽度。代替增加Xj，可以考虑减小沟道宽度Wch的方法。然而此时，Wch必然显著雾化(atomized)。因此存在导通特性显著变差的问题。
为了解决以上提到的问题，提出一种结构，其思想是栅极由表面p型区和嵌入的p型区构成，沟道横向地设置。例如，日本专利特许公开59-150474公开了一种静电感应晶闸管的具体应用例。图3为基于以上提议的SiC静电感应晶体管的剖面图。半导体衬底包括n+型区1、n-型区2和p型区5，并提供源电极11、漏电极12和栅电极13。在此例中，n+型源区4和p型的第一栅区5提供在半导体衬底的一个主表面上，由包含n+型源区5和n+型源区4的突出部分的p型嵌入层组成的第二栅极区3形成在比区域4，5深的位置。第二栅极区3在平行于主表面的表面内有空闲的纵向沟道部分Wvch。当第二栅极区3与第一栅极区5的电位相同并且当相对于源电极11为负的电位施加到栅电极13时，源极和漏极之间的电流可以关断。
该例与图2中所示现有技术的上一例工作原理的不同之处解释如下。图4为导通状态下图3中现有技术的例子的剖面图。在图4中，数字21表示电子的流动。此时，由源电极11注入的电子横向地流过沟道。然后方向转向漏极一侧，电流流入漏电极12。即，沟道变为横向。在此例中，由于沟道为横向，沟道长度不受离子注入深度等限制，而是可以通过如光刻腐蚀等的微制造技术自由地调节。此外由于可以通过外延生长的宽度和形成p型栅极区时的离子注入能量调节沟道宽度，因此可以得到高可控制特性。根据以上介绍的现有技术中的该例，可以期望获得关断特性优良的SiC静电感应晶体管，同时导通特性不会显著变差。
然而，在图3所示的现有技术的例子中，存在需要相当高精确度的图形匹配工作以精确地控制能强烈地影响沟道夹断特性的沟道长度的问题。也就是，在使用常规的组成材料硅的现有技术中，为了使栅极和源极之间的结电压变高，部分n-型区2插在n+型源区4和第一栅极区5之间。当使用硅的常规元件中的思想应用到组成材料使用SiC的元件时，插入的n-型区的需要宽度约1μm。由此当形成n+型源区4和第一栅极区5时，需要相当高的精确度进行图形匹配。由此，制造具有恒定夹断特性的元件变得非常难。
本发明的一个目的是提供一种关断特性优良的静电感应晶体管结构，同时导通特性不变差。
本发明的另一目的是提供一种能够高成品率地制造以上提到的静电感应晶体管的结构及其制造方法。
本发明的另一目的是提供一种使用以上提到的静电感应晶体管的高性能电能转换装置。
在根据第一个发明目的的静电感应晶体管中，能带间隙大于硅的半导体衬底包括第二导电类型的第一栅极区，和第二导电类型的第二栅极区，两个栅极区分别设置在作为漏极区的第一导电类型的第一半导体区的表面和内部。第一栅极区设置在第一半导体区的表面，接触作为源极区的第一导电类型的第二半导体区。根据本发明，由于第二半导体区和第一栅极区相互接触，因此不需要高精确度地对准第二半导体区中的图形和第一栅极区中的图形。此外，由于用于半导体衬底的半导体材料的能带间隙大于硅的，因此即使第二半导体区和第一栅极区相互接触，也可以得到高耐压。因此可以提高静电感应晶体管的关断特性。
在根据第二发明目的的静电感应晶体管中，在能带间隙大于硅的半导体衬底中，作为漏极区的第一导电类型的第一半导体区和栅电极形成肖特基结。由此可以得到高栅极耐压。此外，根据本发明，由于在栅电极部分中不使用pn结而是使用肖特基结，因此当期望得到高栅极耐压时，不存在各半导体层图形之间的对准问题。
以上介绍的第一导电类型和第二导电类型分别为p型或n型，为相反的导电类型。
在根据本发明的静电感应晶体管的制造方法中，由外延法形成栅极区。因此可以高成品率地制造高栅极耐压的静电感应晶体管。
在根据本发明的电能转换装置中，以上介绍的根据本发明的静电感应晶体管导通或关断，由此进行电能转换。因此提供了高性能的电能转换装置。
图1示出了应用本发明的SiC静电感应晶体管的第一实施例的剖面图。
图2示出了现有技术中静电感应晶体管的一个例子的剖面图。
图3示出了现有技术中静电感应晶体管的另一个例子的剖面图。
图4示出了在图2的静电感应晶体管的导通状态中电子流动的剖面图。
图5示出了应用本发明的SiC静电感应晶体管的第二实施例的剖面图。
图6示出了应用本发明的SiC静电感应晶体管的第三实施例的剖面图。
图7示出了应用本发明的SiC静电感应晶体管的第四实施例的剖面图。
图8A和8B示出了应用本发明的SiC静电感应晶体管的更具体实施例。
图9A、9B和9C为各器件单元的二维布局的另一实施例。
图10A、10B和10C为各器件单元的二维布局的再一实施例。
图11A、11B和11C示出了器件单元的栅极区的其它耦合方式的图12A到12D示出了图1实施例的部分特性制造工艺的剖面图。
图13A到13D示出了图5实施例的部分特性制造工艺的剖面图。
图14示出了使用应用本发明的SiC静电感应晶体管的逆变装置的一个实施例的主电路图。
现在详细地介绍本发明，同时实施例公开如下。
图1示出了为本发明的第一实施例的SiC(碳化硅)静电感应晶体管的剖面图。半导体衬底包括n+型区1、接触n+型区1并且杂质浓度低于n+型区1的n-型区2、接触n-型区2的表面并且杂质浓度高于n-型区2的n+型区4、以及作为第一栅极区的p型区5。源电极11、漏电极12和栅电极13分别电连接到n+型区4、n+型区1和p型区5。n-型区通过n+型区4连接到漏电极12，但漏电极与之直接欧姆接触。此外n+型区4和p型区5提供在半导体衬底的一个主表面上，由包括n+型区4的突出部分和p型区5的p型嵌入层组成的第二栅极区3形成在两个区域的较深位置。n-型区2有纵向沟道部分Wvch，因而在平行于包括第二栅极区域的主表面的平面内缺少第二栅极区3。第一栅极区5和第二栅极区3的各自突出部分的重叠部分的长度Lch大于设置在第一栅极区5和第二栅极区3之间的n-型区的宽度Wlch，由此当负电位施加到栅电极13时，第一栅极区和第二栅极区之间的耗尽层容易夹断。
p型区3设置为浮动态，或与n+型区4的电位相同，或与用作栅极区的p型区5的电位相同，相对于源电极11为负的电位施加到栅电极13。由此可以关断在源电极和漏电极之间流动的电流。虽然未在实施例中示出，但第二栅电极可以形成在第二栅极区内，控制信号提供到第二栅电极。
在所述实施例中，由于半导体衬底为最大击穿电场强度比Si大约十倍的SiC，因此即使具有高杂质浓度的n+型区4和p型区5相互接触，也可以得到几十伏到几百伏的高栅极耐压。此外当形成n+型区4和p型区5时，由于这两个区域的图形可以重叠地形成，因此可以降低对准精度。也就是，即使低对准精度，也不会使栅极耐压降低。在静电感应晶体管中，反向偏压施加到栅极和源极之间的结上，栅极区相互夹断，由此阻断了漏极和源极之间的电压。因此对于高闭锁电压的元件，需要具有尽可能高耐压的栅·源结。由此，根据本实施例，可以高制造成品率地得到高耐压的静电感应晶体管。
图5示出了本发明的第二实施例，为第一实施例的改型。第一栅极区分为p型部分51和p+型区域52，p型部分51的杂质浓度高于与n-型区域2的杂质浓度，n型区域2接触n+型区4但杂质浓度较低，p+型区域52接触栅电极，杂质浓度高于p型部分51的杂质浓度。根据本实施例，可以形成高耐压和低漏电流的栅·源结，同时保持栅极连接为低电阻。
图6为SiC静电感应晶体管的剖面图，为本发明的第三实施例。在本实施例中，在半导体衬底的一个主表面上，提供肖特基电极14在n-型区域2中形成肖特基结。这种结构与以上介绍的第一实施例中第一栅极区5和栅电极13的作用相同。在本实施例中，通过SiC半导体表面上的肖特基结，可以得到高栅极耐压。也就是，pn结不需要形成在半导体衬底的表面上以得到栅极耐压。因此不存在形成pn结的对准问题，可以高成品率地制造高耐压的静电感应晶体管。
此外在本实施例中，p型区3设置为浮动态，或与n+型区4的电位相同，或与栅电极14的电位相同，相对于源电极11为负的电位施加到栅电极14。由此可以在关断源极和漏极之间流动的电流。同样在本实施例中，第二栅电极形成在第二栅极区3内，控制信号提供到第二栅电极。
图7示出了本发明的第四实施例，为第一实施例的又一改型。在形成第二栅极区3的平面上，在与第二栅极区隔开的位置处有一个p+型嵌入区31。区域31处于电浮动态。当漏电极和源电极之间的电压阻断时，区域31起到便于第一栅极区和第二栅极区之间夹断的功能，并提供高耐压的关断特性。本实施例示出了p+型嵌入区添加到第一实施例的一个例子，但它也可以添加到第二实施例和第三实施例中。虽然在本实施例中示出了一个p+型嵌入区，但也可以提供两个或多个p+型嵌入区。
现已在半导体元件的一个器件单元的剖面结构的基础上介绍了各实施例。然而，在更具体的实施例中，在一个半导体衬底中排列有多个单元。图8A和8B示出了这种实施例。图8A示出了在第一实施例中介绍的器件单元排列在相同的基底本体内的布局，图8B为图8A中的线AA’位置的剖面图。与图1中相同的参考数字表示的图8A和8B中的组成部分代表结构、导电类型和功能相同的部件。虽然未在图8A和8B中示出，但各单元的源电极11相互电连接，各单元也相互连接，由此它们在半导体衬底内并行地工作。在图8A和8B中，仅示出了四个单元，但可以根据半导体衬底的电流容量增加单元的数量。本实施例示出了器件单元为方形的一个例子。然而，单元的二维形状不限于方形，也可以为矩形、带圆角的方形、多边形或圆形。然而为圆形单元时，在单元十字形排列时(在图8A中，线ab和cd垂直交叉的部分)，纵向沟道部分Wvch变宽。由此，夹断变得不充分，电压的高压关断特性变差。因此单元的形状优选方形或边和角具有小圆角(曲率半径)的多边形。此外由于通常排列在芯片内的单元形状几乎都是方形，对于芯片来说优选类似的形状。下面在方形单元的基础上介绍本发明的具体单元的布局结构。
图9A、9B和9C示出了器件单元的二维布局的另一实施例。图9A为半导体衬底的上表面图，图9B为线AA’位置的剖面图，图9C为线ab位置的剖面图。与图8A和8B中相同的参考数字表示的图9A、9B和9C中的组成部分代表结构、导电类型和功能相同的部件。本实施例与图8A和8B中实施例的不同之处在于提供第二栅极区3的延伸部分33耦合各单元的第二栅极区3。虽然未在图9A、9B和9C中示出，但各第二栅极区电耦合，第二栅电极低电阻地连接到第二栅极区。如上所述，第二栅电极的电位做成与n+型源区4的电位相同，并且可以在导通／关断控制下控制。为了使导通态时为电流通道的纵向沟道部分的面积降低最小并且耦合第二栅极区，在本实施例中，耦合部分提供在方形单元的四个边中。当然，耦合部分不需要提供在全部四个边中，也可以仅提供在一到三个边中。
图10A、10B和10C示出了器件单元的二维布局的又一实施例。图10A为半导体衬底的上表面图，图10B为线AA’位置的剖面图，图10C为线ab位置的剖面图。与图9A、9B和9C中相同的参考数字表示的图10A、10B和10C中的组成部分代表结构、导电类型和功能相同的部件。本实施例的特征在于第二栅极区3的耦合部分33提供在方形单元的四个角。在单元十字形排列的部分中(在图10A中，线ab和cd垂直交叉的部分)，纵向沟道部分Wvch变宽。由此，夹断变得不充分，电压的高压关断特性变差。在本实施例中，单元排列在十字中的那部分变为耦合部分。由此本实施例比在方形单元的各边部分进行耦合的图9A、9B和9C中实施例的优越之处在于可以防止关断特性的变差。当然，即使在本实施例中，如果纵向沟道部分的宽度Wvch在关断特性的变差的范围内设置得很窄，那么耦合部分不需要提供在全部四个角中，可以仅提供在一到三个角中。
图11A、11B和11C示出了器件单元的第二栅极区的其它耦合方式。图11A为半导体衬底的上表面图，图11B为线AA’位置的剖面图，图11C为线ab位置的剖面图。与图8A和8B中相同的参考数字表示的图11A、11B和11C中的组成部分代表结构、导电类型和功能相同的部件。在方形单元的角部，p形层34提供在从半导体衬底的一个主表面上延伸穿过第一p型栅极区5并到达第二栅极区3的部分中。单元的第二栅极区3由p型层34耦合，此外第二栅极区3与第一p型栅极区5电连接。由此优点是使两个栅极区电位相同的栅极控制成为可能，同时不必重新提供第二栅电极。本实施例示出了p型层34提供在方形单元的所有角中的一个例子，即使p型层34提供在方形单元的各角的一部分中，也可以得到预计的功能。此外当在图9和10中所示的方形单元的各边和各角存在第二栅极区3的耦合部分33时，p型层34可以用做第一栅极区和第二栅极区的连接方式。
现已就方形的单元介绍了与单元布局有关的实施例，但是当然，它也适用于矩形和多边形的单元结构。
与单元布局有关的实施例已介绍在关于本发明的器件单元的图1的实施例中，但是当然，多个单元的这种布局也可以适用于以上介绍的本发明的其它实施例中的单元结构。
根据以上介绍的各实施例，可以实现关断特性优良并能容易制造的SiC静电感应晶体管。
图12A到12D示出了第一实施例中SiC的静电感应晶体管的制造工艺的剖面图。使用抗蚀剂(未示出)作为掩模，从SiC的半导体衬底的n-型区2的表面进行铝或硼的离子注入。由此(图12A)形成p型区3，(图12B)通过外延法叠置并生长n-型区2。接下来，(图12C)使用抗蚀剂作为掩模，进行氮离子注入形成n+型区4，进行铝或硼的离子注入，由此形成p型区5，以便两个区域相互接触。此后，形成源电极11、漏电极12和栅电极13。由此完成元件。
图13A到13D示出了第二实施例中SiC的静电感应晶体管的制造工艺的剖面图。使用抗蚀剂作为掩模，从SiC的半导体衬底的n-型区2的表面进行铝或硼的离子注入。由此(图13A)形成作为第二栅极区的p型区3，(图13B)通过外延法生长n-型区2，此后作为第一栅极区的p型区51叠置在n-型区2上。接下来，使用抗蚀剂作为掩模，进行氮离子注入形成n+型区4。此外，(图13C)使用抗蚀剂作为掩模，进行硼(优选铝)的离子注入，由此形成p+型区52。此后，形成源电极11、漏电极12和栅电极13。由此完成元件。
由于通过外延法生长形成p型区51，与通过离子注入形成n+型区4和p型区5的图9A、9B和9C所示的制造方法相比，可以避免由于留在离子注入层的重叠部分中的晶体缺陷造成的栅·源结漏电流增加的问题，可以得到闭锁特性优良的结。
图14示出了使用本发明的SiC静电感应晶体管和与晶体管反并联连接的二极管驱动三相感应电动机的逆变装置结构的一个例子。六个静电感应晶体管SW11、SW12、SW21、SW22、SW31、SW32导通或关断，由此DC电源转换为AC电源，驱动三相感应电动机。根据本发明的SiC静电感应晶体管的损耗很小，并且可以简化它的冷却系统。即，可以得到使用逆变器装置的低成本和高效率系统。
现已介绍了本发明的各实施例，但本发明还覆盖更多的应用范围或引伸出的范围。
在以上介绍的各实施例中，半导体衬底的半导体材料为SiC，但也可以使用其它的半导体材料。特别是比硅的能带间隙大的宽带隙半导体材料很有效，例如金刚石或氮化镓。
本发明还可以适用于每个区的导电类型与以上介绍的每个实施例相反的SiC静电感应晶体管。
根据以上介绍的本发明，可以工艺上不困难地实现ON特性优良的SiC静电感应晶体管。
权利要求
1．一种静电感应晶体管，包括能带间隙大于硅的半导体衬底，具有第一导电类型的第一半导体区，第一导电类型的第二半导体区，设置在所述第一半导体区的表面上，杂质浓度高于所述第一半导体区，第二导电类型的第一栅极区，设置在所述第一半导体区的表面上，以及第二导电类型的第二栅极区，包括所述第二半导体区的突出部分，且部分包括所述第一半导体区内所述第一栅极区的突出部分；电连接到所述第一半导体区的漏电极；电连接到所述第二半导体区的源电极；电连接到所述第一栅极区的栅电极；特征在于所述第二半导体区和所述第一栅极区在所述第一半导体区的表面上相互接触。
2．根据权利要求1的静电感应晶体管，其中在静电感应晶体管的闭锁状态，第二栅极区的电位为浮动态，或与所述第二半导体区的电位相同，或与所述第一栅极区的电位相同。
3．根据权利要求1的静电感应晶体管，其中在所述第二栅极区内，与所述第二半导体区的突出部分重叠的那部分长度大于设置在所述第一栅极区和所述第二栅极区之间的那部分所述第一半导体区的宽度。
4．根据权利要求1的静电感应晶体管，其中所述第一栅极区具有与所述第二半导体区接触的第一部分，和杂质浓度高于第一部分并且接触所述栅电极的第二部分。
5．根据权利要求1的静电感应晶体管，还包括在所述第一半导体区内与所述第二栅极区分离的第二导电类型的嵌入区。
6．根据权利要求1的静电感应晶体管，其中所述半导体衬底的半导体材料选自碳化硅、金刚石和氮化镓。
7．一种静电感应晶体管，包括能带间隙大于硅的半导体衬底，具有第一导电类型的第一半导体区，第一导电类型的第二半导体区，设置在所述第一半导体区的表面上，杂质浓度高于所述第一半导体区，第二导电类型的一栅极区，包括在所述第一半导体区内的所述第二半导体区的突出部分；电连接到所述第一半导体区的漏电极；电连接到所述第二半导体区的源电极；电连接到所述第一半导体区的表面的栅电极；特征在于所述第一半导体区和所述栅电极形成肖特基结。
8．根据权利要求7的静电感应晶体管，其中多个所述第二栅极区通过第二导电类型的半导体层相互耦合。
9．根据权利要求8的静电感应晶体管，其中所述半导体层为所述第二栅极区的延伸部分。
10．根据权利要求8的静电感应晶体管，其中所述半导体层延伸穿过所述第一栅极区并达到第二栅极区。
11．一种静电感应晶体管的制造方法，包括以下步骤在能带间隙大于硅的半导体衬底的第一导电类型的第一半导体区的表面上形成第二导电类型的第二栅极区；通过外延法在所述第一半导体区和所述第二栅极区上生长所述第一半导体区；以及通过外延法生长之后在所述第一半导体区上形成第二导电类型的第一栅极区。
12．一种电能转换装置，其中静电感应晶体管导通或关断，由此转换电能，所述静电感应晶体管包括能带间隙大于硅的半导体衬底，具有第一导电类型的第一半导体区，第一导电类型的第二半导体区，设置在所述第一半导体区的表面上，杂质浓度高于所述第一半导体区，第二导电类型的第一栅极区，设置在所述第一半导体区的表面上，以及第二导电类型的第二栅极区，包括所述第二半导体区的突出部分，且部分包括所述第一半导体区内所述第一栅极区的突出部分；电连接到所述第一半导体区的漏电极；电连接到所述第二半导体区的源电极；电连接到所述第一栅极区的栅电极；特征在于所述第二半导体区和所述第二栅极区在所述第一半导体区的表面上相互接触。
13．一种电能转换装置，其中静电感应晶体管导通或关断，由此转换电能，所述静电感应晶体管包括能带间隙大于硅的半导体衬底，具有第一导电类型的第一半导体区，第一导电类型的第二半导体区，设置在所述第一半导体区的表面上，杂质浓度高于所述第一半导体区，第二导电类型的栅极区，包括在所述第一半导体区内所述第二半导体区的突出部分；电连接到所述第一半导体区的漏电极；电连接到所述第二半导体区的源电极；电连接到所述第一栅极区的栅电极；特征在于所述第一半导体区和所述栅电极形成肖特基结。
全文摘要
根据本发明的静电感应晶体管包括能带间隙大于硅的半导体衬底,半导体衬底具有连接栅电极的第一栅极区,和设置在将变为漏极区的第一半导体区内的第二栅极区,第一栅极区接触变为源极区的第二半导体区。根据本发明,可以提高静电感应晶体管的关断特性。
文档编号H02M7/00GK1292932SQ98814032
公开日2001年4月25日 申请日期1998年9月9日 优先权日1998年9月9日
发明者岩崎贵之, 八尾勉, 小野濑秀胜, 大野俊之 申请人:株式会社日立制作所