专利名称：振动型激励装置的制作方法
技术领域：
本发明涉及一种用于振动型激励器的驱动电路和该驱动电路的安装。
通常，作为构成振动型激励器的驱动电路的振荡装置，使用一利用VCO的装置或一用来对一高频脉冲信号分频并输出所得结果信号的装置。
当该振荡装置是与一功率放大装置集成时，因为这种模拟振荡装置具有高的频率相关性，所以频率精度降低。使用石英振荡器的VCO处于窄的频率调节范围。另外，当通过对石英振荡器的频率进行数字分频而设置频率时，所得结果频率的分辨度降低。这种频率不适于控制振动型激励器的速度。
另外，常规的用于振动型激励器的驱动电路包括多个分离电子部件的组合，并且不同部件被连接而用作功率放大装置、用来控制该振动型激励器的操作的CPU和一振荡装置等。
因为使用了多个分离部件，所以电路板需要一大的安装面积。另外，因为需要很多时间去在该电路板上安装这些部件，所以该电路板的制造成本增加。在这种情况下，可以集成地安装各个部件。但是，如上所述，因为模拟振荡装置的频率具有高的温度相关性，如果振荡装置和功率放大装置被集成，则会使频率精度降低。另外，使用石英振荡器的VCO处于一窄的频率设置范围。因此难于集成地安置这些部件。另外，使用通过数字地对该石英振荡器分频来设置频率的电路，则可解决温度相关的问题。但是，在使用这种方法的电路中，频率分辨度降低，因而这种电路不适用于控制该振动型激励器的速率。
根据本申请的一个方面，提供了一种用于一振动型马达的脉冲发生电路，可通过数字处理或具有该电路的驱动装置产生高分辨度频率。
根据本发明的一个方面，提供了一种脉冲信号形成电路，该电路包括一用来产生参考脉冲信号的参考脉冲发生电路；一用来输出具有参考脉冲信号的周期的整倍数周期的脉冲信号的分频电路；和一用来根据自该分频装置每次输出的延时数据通过改变来自该分频电路的脉冲信号的一边缘的位移量而产生延迟脉冲信号的时间延迟电路，该时间延迟电路包括用来在一单元时间基础上形成多个相互位移脉冲的脉冲形成装置和用来在延迟数据基础上选择由脉冲形成装置所形成的脉冲中的一个脉冲的选择装置，其中相应于所选择脉冲的一脉冲信号作为延迟脉冲信号而形成。
根据本申请的再一个方面，提供了一种驱动电路，在该驱动电路中脉冲形成电路和用来放大来自脉冲形成电路的脉冲信号的功率的功率放大器被安置在一热幅射装置中。
从下面结合附图的详细说明和所附权利要求可了解本发明的上述和其它的目的、特性和优点。
图1的框图示出了根据本发明一实施例的用于振动型激励器的一驱动电路的框图；图2的框图示出了图1中的分频和相位变化装置的一个例子；图3的时序示出了图2中的环形计数器输出波形；图4的框图示出了图2中的一时间延迟装置的例子；图5的电路图示出了图4中的一环形振荡器的构成；图6的电路图示出了图4中的一逻辑变换装置和触发器控制电路的例子；图7的时序图示出了说明图4中的该构成的操作的波形；图8的时序图示出了说明图4中的该构成的操作的波形；图9的视图示出了本发明的驱动电路如何安装的一例子；图10的框图示出了图9中的脉冲发生装置的构成；图11的框图示出了如图10中的一放大装置的半桥电路的一个例子；图12的示图示出了一振动型激励器的构成；图13的示图示出了在图12中的振动型激励器的压电元件的电极结构；图14的框图示出了在图10中的作为一放大装置的半桥电路的另一个例子；图15的时序图示出了该半桥电路的操作；图16的框图示出了图10中的作为放大装置的全桥电路；图17的框图示出了该全桥电路的另一个例子；图18的时序图示出了该全桥电路的操作；图19的框图示出了本发明的驱动电路是如何安装的另一个例子；图20的框图示出了图19中的一控制装置的构成；图21的时序图示出了输入到图20所示通信装置的信号；图22的框图示出了用于振动型激励器的多个驱动电路是如何相互连接的；
图23的时序图示出了与图22所示的用于振动型激励器的驱动电路通信的时序；图24的视图示出了本发明驱动电路是如何安装的另一个例子；图25的视图示出了在图24中的一硅芯片上的布图设计；图26的框图示出了在图25中的该芯片的电路构成；图27的视图示出了一具有旋转传感器的振动型激励器的构成；图28的框图示出了在图26中的作为放大装置的全桥电路的一个例子；图29的框图示出了在图26中一控制装置的例子；图30的时序图示出了在图26中的一通信装置中的传送波形；图31的框图示出了用于振动型激励器的多个驱动电路是如何相互连接的；图32的时序图示出与在图31中的用于振动型激励器相通信的时序；图33的框图示出了安装的驱动电路的构成；图34的视图示出了与在图33中的该电路共同使用的一光编码器的构成；图35的框图示出了在图33中的一控制装置的另一个例子；图36的框图示出了用于振动型激励器的多个驱动电路是如何相互连接的；图37的时序图示出了对于多个振动型激励器的驱动电路的ID是如何自动确定的；图38的框图示出了分频和脉冲变化装置的一个例子；图39的框图示出了所安装的驱动电路的又一个例子；图40的框图示出了图39中的一控制装置的一个例子；图41的框图示出了用于振动型激励器的多个驱动电路是如何相互连接的；图42的时序图示出了在图41中与用于振动型激励器的驱动电路相通信的时序；图43的框图示出了所安装的驱动电路的又一个例子；图44的视图示出了在一硅芯片上的图43的电路的布图设计；图45的时序图示出了在图43中的全桥电路的操作；和图46的框图示出了在图43中的一分频和变化装置的一个例子。
图1的框图示出了本发明的一个例子。分频和相位变化装置1接收自外部振荡器(未示出)(用于利用石英振荡器等产生10MHz脉冲的振荡器)所提供的一参考脉冲。全桥电路2接收并放大来自分频和相位变化装置1的输出。根据来自全桥电路2的输出PA1和PA2，一周期信号被提供给振动波马达(未示出)的一相位，反之根据输出PB1和PB2，一个90°相位输出周期信号被提供给该马达的其它相位，因而驱动该振动波马达。
图2示出了分频和相位变化装置1的构成。计算装置3根据一频率指令计算分频比和延迟时间。分频装置4根据由计算装置3所计算的分频比对10MHz时钟分频，并输出所得结果时钟。可编程时间延迟装置5根据来自计算装置3所控制的延迟时间输出对来自分频装置4的一脉冲信号的前沿延迟所得到的一脉冲。计算装置3计算每次从时间延迟装置5输出的一脉冲的分频比和延迟时间。环形计数器6与来自时间延迟装置5的一输出脉冲相同步地进行计数。根据一方向指令来确定环形计数器6的计数方向。图3的时序图示出了该环形计数器6的操作。在信号R1和R2之间的相位关系是由一方向指令所反转的，这就反转了该振动型激励器的旋转方向。脉冲宽度设置装置设置四相位输入信号的脉冲宽度，该四相位输入信号是从环形计数器6输出并且相互之间90°不同相。对于该输入四相位脉冲信号而设置正比于脉冲宽度指令的脉冲宽度，以形成脉冲A1、A2、B1和B2。如果ON/OFF指令为OFF，则所有的输出信号A1、A2、B1和B2被关闭。
图2说明了该电路的操作原理。在该实施例中，可编程延迟装置对通过任意时间的分频所得到脉冲沿进行延迟，因而产生所希望的脉冲沿。在这种方式中，实施了具有低温度相关性的高精度振荡装置。更详细地说，例如，如果所需的脉冲的一周期的时间为2005nsec(当表示一具有2005nsec的频率的频率指令输入到计算装置3时)，则20的分频计数被置为该分频装置4的分频比。利用这种操作，因为在分频装置4中设置20的分频计数之后10MHz脉冲被计数，所以当20个100nsec(周期)脉冲被计数时，该输出P0从该分频装置4被输出。通过在该分频装置4中设置20的分频计数，在2000nsec时间间隔处P0从分频装置4输出。当P1从时间延迟装置5以相对于P0所设置的5nsec的延迟时间被输出时，在第一个脉冲P0从分频装置4被输出之后5nsec第一个脉冲P1被输出。因此，在分频装置4开始计数10MHz脉冲之后2005nsec第一脉冲P1被输出。因为之后分频装置4连续计数10MHz脉冲，所以当计数20个脉冲时分频装置4输出第二个脉冲P0。第二个脉冲P0是在分频装置开始计数该脉冲之后4000nsec被输出的。如果相同的延迟时间，即5nsec，相对于第二个脉冲P0而被设置在时间延迟装置5中，则在分频装置4开始计数脉冲之后的4005nsec输出第二个脉冲P1。在这种情况中，不可能形成具有2000nsec周期的脉冲P1。因此，在本实施例中，相对于第二个脉冲P0在时间延迟装置5中的延迟时间由5nsec增加到10nsec。因此在分频装置开始计数脉冲之后，在40个100nsec(周期)脉冲被计数和经过10nsec延迟时间之后，即在4010nsec之后，形成第二个脉冲P1，并且脉冲P1的沿之间的时间差已被控制到2005nsec。在这种方式中，因为该延迟时间是由每次来自分频装置4输出的脉冲P0的5nsec所累加的，因而可建立具有比10MHz时钟的分辨度要高的脉冲。当该累积的值超过输入到分频装置4的一脉冲的100nsec周期时，则从该累加值中减去100nsec，并且分频计数递增1，因而连续地产生脉冲信号。
图4示出了该延迟装置的电路构成。分频装置8接收10MHz时钟并输出5MHz脉冲信号。相位比较装置9将5MHz脉冲信号的相位与信号S0的相位相比较。低通滤波器10接收来自相位比较装置9的输出并且除去其噪声。环形振荡器11具有255个以环形式连接的反相元件。环形振荡器11的振荡频率由自低通滤波器10的输出信号所确定。如图5中所示，环形滤波器11的255个反相元件以环形形式被连接。各个反相元件的延迟时间通过改变功率来控制。该振荡频率等于这个单元延迟时间510倍的时间的倒数。在这种情况中，该环形振荡器11是已知VCO(压控振荡器)中的一个。环形振荡器11、相位比较装置9和低通滤波器10构成一PLL振荡电路。环形振荡器11的频率被控制以将自分频装置8输出的5MHz脉冲信号和信号S0之间的相位差降至0°。所有的信号S0至S254是5MHz脉冲信号。通过一反相元件的延迟时间它们的脉冲沿相互位移。因此该延迟时间由PLL控制而被置为100nsec的1/255。应注意的是每一对连续编号的信号由反相元件而逻辑反相，因此在信号S1的前沿和信号S2的后沿之间的相位移相应于单元延迟量。虽然环形振荡器11输出255个信号，但只要它是等于或大于3的奇数则可输出任何数量的信号。这个数量依据其效能最好置为2N-1。选择器12输出根据对Sout的一延迟命令所选择的信号S0至S254中的一个信号。逻辑变换装置13根据延迟命令的最低有效位和5MHz信号来在反相的信号Sout或不反相的信号Sout之间进行选择。如上所述，接近来自该环形振荡器11的输出被反相，因此这些输出被交替地反相。为了对此进行处理，上述操作是根据延迟命令的最低有效位而执行的。触发器控制电路14对每一时间TCK输入的输出P反相。是否对输出P1反相是由自P0信号所形成的一使能信号所控制的。图6示出了该逻辑变换装置13和触发器控制电路14的电路构成的一个例子。图7和图8的时序示出了这种构成的操作。参见图6，每一个具有使能输入端的D触发器15和16被设计成当输入EN是处于高电平时，在一时钟的前沿处在输入端D处的信号电平被设置在该内部寄存器中，并且该寄存器的值被输出到输出端Q。该结构包括已知的D触发器17、18，“异或”元件(XOR)20，“同”元件(XNOR)21、“与”元件22和“非”元件23。信号P0是来自分频装置4的100nsec脉冲信号。这个电路的目的是选择和输出来自环形振荡器11的多个脉冲中的一个脉冲，这个脉冲自100nsec脉冲信号延迟了一予置的周期时间。自选择器12输出的信号Sout可被逻辑地反相或包括一没有必要的信号分量。因此这种电路被设计成仅输出一具有正确逻辑的必要部分。每一部分的操作将参照图7和图8来说明。输出P1被设计成在脉冲P0的前沿之后的200至300nsec之内被反相。这部分由相应于这个时间间隔的点线所包围。因此当输出具有100nsec宽度的脉冲P0时根据5MHz脉冲是在低电平还是在高电平而执行不同的操作，其操作将在图7和图8中予以说明。假定该延迟指令的最低有效位被固定为低电平。图7示出了该5MHz信号是在高电平时的情况。在脉冲P0的后沿处信号CK5被置为低电平。因此，信号Sout作为信号TCK被输出而无任何变化。在脉冲P0的前沿之后信号Oen被导通150nsec，并且输出具有200nsec脉冲宽度的一脉冲。当信号Oen是高电平时，信号P1在信号TCK的前沿处被反相。图8示出了当5MHz信号是低电平同时脉冲P0是高电平时所执行的操作。在脉冲P0的前沿处信号CK5被置为高电平。因此，信号TCK变为信号Sout的反相信号。随后，信号P1以图7所示的相同方式被反相。在PLL电路中这种频率被稳定地固定工作，并且每一延迟时间是稳定的。因此，可以数字地设置一频率，并且不需任何特殊的调整，从而提供了一种高可靠的驱动电路。简言之，通过选择脉冲S0至S254中的一个图4中的该时间延迟装置形成脉冲P1，脉冲S0至S254是根据来自计算装置3的延迟时间(延迟指令)由环形振荡器所设置的单位延迟时间而相互位移。根据相应于以这种方式形成的脉冲P1的频率的一频率信号，相应于通过环形计数器6、脉冲宽度设置装置7和全桥电路2一驱动信号被提供给作为电子一机械能量转换元件的一压电元件。
图9示出了如何安装图1所示的驱动电路的一个例子。参见图9，一诸如铜板之类的金属板101用作为热幅射元件。这个热幅射板可以是一陶瓷板。脉冲发生装置102产生具有一希望的频率和不同相位的二相位脉冲信号。半桥电路103放大该脉冲信号的功率。脉冲发生装置102和半桥电路103是作为分立IC的硅芯片。电极104用于传送外部指令和从半桥电路103中提取一输出。连线105由金、铝等制成并构成脉冲发生装置102、半桥电路103和电极104相互之间的电连接。这种装置还包括一振动型激励器106。所形成的树脂部件107覆盖了电极104、金属板101和所有在该金属板101上的电路。在金属板101上的所有电路，除了电极104和金属板101的部分之外均由树脂部件107所覆盖。地电极104-1被连接到后面所述的二个电源(未示出)的地端从而将金属板101接地。脉冲发生装置102由5V电极工作并从电极104-2接收5V电源电压。用来设置来自脉冲发生装置102的二相位脉冲输出的频率的信号被提供给电极104-3。用来对脉冲发生装置102的输出进行接通/断开控制的信号被提供给电极104-4。来自脉冲发生装置102的二相位脉冲信号通过连线105-2被提供给作为放大电路的半桥电路103。这些脉冲信号的功率被放大，并将所得结果的信号从电极104-6和104-7输出。电极104-5接收24V电源电压。半桥电路103将通过连线105-2提供的具有5V幅值的脉冲信号转换为具有24V幅值的脉冲信号，并从电极104-6和104-7将其输出。从电极104-6和104-7输出的AC电压分别提供给振动型激励器106的A和B相位。图10的电路图示出了该脉冲发生装置的电路构成。一已知的压控振荡器(VCO)108产生一参考脉冲信号。分频和相位变化装置162接收自VCO 108输出的脉冲信号并以一设置的分频比来对它分频，从而产生具有不同相位和一驱动该振动型激励器的频率的二相位脉冲信号。VCO 108由自电极104-3输入的频率控制信号控制以输出一所希望的频率。VCO 108的输出被输入到分频和相位变化装置162而按一予置的分频比来分频。其结果，输出相互90°相位输出的二个脉冲信号。图11的电路图示出了半桥电路103的一个例子。N沟道MOSFET 112、113、117和118具有一DMOS结构并且构成用于二相位的半桥电路。考虑到限制有关功率而将每一MOSFET的导通电阻最好设置为1.2Ω或更小。考虑到限制有关的芯片面积和需要增加输出功率，该导通电阻最好设置为约0.2到0.3Ω。每一MOSFET的击穿电压例如可选择地设置为40V，60V或80V。在24V电源的情况下，该击穿电压可置为40V。该24V电源(未示出)通过外部电极104连接到电源输入端。高侧驱动器111和116用于驱动MOSFET 112和117并分别连接到MOSFET112和117的栅极。该结构还包括反相器109和114。时间延迟装置110和115延迟脉冲以防止MOSFET 112或117以及MOSFET 113或118同时导通。图12示出了振动型激励器之一的环状激励器的构成。参见图12，振动器200由一个或多个橡皮部件所构成。动片201通过一压力装置(未示出)而与振动器200按压接触。一摩擦部件202被粘接到振动器200并且被夹钳在振动器200和动片201之间。旋转轴203连接到动片201的中央。作为电子一机械能量转换元件的压电元件204被粘接到振动器200。压电元件204的表面被分成若干如图13所示所构成的电极。这些电极由二个驱动电极组204-a和204-b以及一传感器电极部分204-c所构成。这些部分204-a、204-b和204-c分别称之为A，B和S相连。根据图12所示的振动型激励器，具有90°时间相位差的AC电压被加到A和B相以在该振动器200中产生移动的振动波。这个振动力被传送到动片201，该动片201是通过摩擦部件202与振动器200按压接触的，因此通过摩擦力旋转动片201。如上所述，当自半桥电路103输出的二相位AC电压被提供给振动型激励器时，动片201和振动器200相对地旋转。图14示出了被设计成增加提供给该振动型激励器106的电压幅值的电路构成。参见图14，在振动型激励器106和半桥电路103之间插入了升压电路119和120，这样由于压电元件204的等效电容和电感器119和120的谐振现象从而来自半桥电路103的输出电压被放大，被放大的电压随后被提供给压电元件204。电感器119和120的值被置为与该等效电容相匹配，但是匹配频率被置于高于振动器200的谐振频率的一范围。更详细地说，考虑到至少在该工作温度范围中的等效电容和谐振频率的变化，在该工作温度范围之内该匹配频率被置于高于谐振频率的一范围。另外，通过在高于该工作模式的并联谐振频率的一范围内形成匹配，由于温度变化而在匹配特性中的变化的影响减小，因而稳定地提供了加到压电元件204的一电压幅值。图15的时序图示出了在半桥电路103中的信号的波形。时间延迟装置115对每一个脉冲延迟一延时Td。设置延时Td是为了防止N沟道MOSFET 117和118同时导通。通常，该延时设置为约20nsec至100nsec。图16示出了设计为将较高电压提供给压电元件204的一电路的一个例子。作为放大电路的半桥电路由一全桥电路所替代，并且增加和更换外围电路。参见图16，N沟道MOSFET 112、113、117、118、124、125、128和129具有一DMOS结构并且构成用于二相位的全桥电路。 24V电源通过一外部电极104连接到电源输入端。高侧驱动器111、116、123和127用来驱动MOSFET112、117、124和128并且被连接到MOSFET 112、117、124和128的栅极。这种构成还包括反相器109和114。时间延迟装置121和122延迟脉冲以防止MOSFET 112、117、124和128以及MOSFET 113、118、125和129同时导通。在这种方式中通过使用全桥电路替代半桥电路和使用变压器126和130来替代电感119和120，改变变压器126和130的匝比可任意地设置加到压电元件204的AC电压的幅值。在这种情况中，通过调整变压器126和130的特性可使自全桥电路输出的脉冲的波形变纯并且将耦合系数降低约0.6至0.9。这就可使加到压电元件204的电压波形的谐波分量减小。降低该耦合系数等效于在变压器126和130与压电元件204之间插入适当的电感器。图17示出了其中电感器131和132与变压器126和130的输出端相连接的情况。这等效地减小了变压器126和130的耦合系数。图18的时序图示出了上述全桥电路的信号波形。如像在半桥电路103中的信号波形那样，在每一信号B1、B2、B3和B4中设置延迟时间以防止在高侧和低侧的MOSFET同时导通。
图19示出了驱动电路如何安装的另一个例子。参见图19，该构成包括了如图9所示的硅芯片102和103。陶瓷板133用作热幅射装置。该热幅射板可以是一金属板。控制装置134接收来自外部指令装置(未示出)的一指令，分析该指令，并将用于脉冲信号的一频率指令和ON/OFF指令输出到脉冲发生装置102。在陶瓷板133上安装有多个IC和各种电路元件以构成一混合IC。这些元件有时由树脂所覆盖。当多个混合IC被连接到这个结构上时，ID0、ID1和ID2被用作用来识别所设置的ID号，并且该数被置为0至6。ID0是构成3位配置的LSB。信号Rxd和SCK用于通信。信号PE被作为用于半桥电路103的输出的ON/OFF控制。图20的框图示出了该控制装置的构成。参见图20，通信装置135与外部指令装置相通信。分析装置136分析通信信息。存贮装置137存贮控制参量。控制参量作为控制信号直接从存贮装置137提供给脉冲发生装置102以控制脉冲信号的频率和ON/OFF控制该脉冲信号。同步串行通信被用于与外部指令装置(未示出)相通信。但是，可使用已知的RS232C、USB或各种并联通信。图21示出了同步串行通信中的信号的波形。来自外部指令装置的指令通过信号Rxd而发送并且与信号SCK的前沿相同步地传送。这种同步通信允许高速串行传输。每一指令包括ID编号和控制指令。当ID相互符合时，则执行控制命令。图22示出了多个振动型激励器驱动电路(每一个与上述所指的振动型激励器驱动电路是相同的)是如何相互连接的。这种构成包括用于上述振动型激励器的驱动电路138至144和振动型激励器145至151。通过一外部电板在用于每一振动型激励器的驱动电路中设置了一单独的ID编号，并且信号Rxd和SCK与所有振动型激励器驱动电路并联连接。图23的时序图示出了图22中的通信信号的波形。外部指令装置输出一跟随ID号的指令。用于所有振动型激励器的驱动电路接收这个指令，并且每一个驱动电路将它的ID号与所接收的ID号相比较。如果它们相互符合，则相应的驱动电路确定该指令寻址该自身电路，并执行它。在这种情况中，ID号“7”表明该指令对所有振动型激励器的驱动电路寻址。因而对于所有振动型激励器执行该指令。在图23所示的情况中，对于所有振动型激励器的驱动电路接收一接通脉冲信号的指令，对于振动型激励器138(ID＝0)接收关闭该脉冲信号的指令，并且对于振动型激励器141(ID＝3)的驱动电路接收一用于该脉冲信号的频率指令。在本实施例中，用于该振动型激励器的各个驱动电路构成在不同的陶瓷板上。但是，多个驱动电路也可集中地在一块陶瓷板上构成。
图24示出了根据本发明另一实施例的一驱动电路。其上集成有用于一振动型激励器的驱动电路的硅芯片152作为一IC而构成。该芯片镶嵌在一树脂107中。硅芯片152被安置在作为热幅射装置的金属板101上。该金属板101的表面，除了相对于其上安装有硅芯片152的表面之外的表面，均镶嵌有树脂107，并且未镶嵌有树脂的金属板101的背面被焊接到安置在诸如FR4板之类的玻璃环氧树脂板上的一宽的热幅射接地结构或一较大的热幅射金属扳紧按靠在该背面上。该金属板可以是一陶瓷板。图25示出了在硅芯片152上的电路布图设计。参见图25，每一电路框图构成硅芯片152上的一部分。该硅芯片具有约4mm×6mm的尺寸并且是在线宽0.6μm或更小的情况下构成的。图26示出了图25中的各个框图是如何连接的。图27示出了该振动型激励器的构成。该振动型激励器的构成下面将首先参照图27说明，并且图25中的每一框图的操作将参照图26来说明。参见图27，一已知的光旋转编码器153检测振动型激励器的旋转。当预置的AC电压加到A和B相时，振动型激励器106的一动片201(未示出)旋转。这个旋转通过连接到动片201的旋转轴203传送给光旋转编码器153。结果，输出具有相应于振动型激励器106的旋转速率的一频率的脉冲信号。参见图26，振荡装置154是一通过外部电极104-11和104-12而连接到一振动器的振荡器。振荡器155由石英或陶瓷材料所制成。相位补偿电路156由一电阻和电容构成。计数器157测量自光旋转编码器153输出的一脉冲信号的周期。复位电路158根据一复位信号复位在硅芯片152中的每一部件。诸如快速ROM之类的存贮装置159存贮初始状态信息。这种构成还包括一通信装置160。控制装置161控制光旋转编码器153，从而使形成光旋转编码器153的一输出脉冲的周期变为等于相应于来自外部指令装置(未示出)的一速率指令的周期。根据来自控制装置161的一频率指令分频和相位变化装置162输出一与自振荡装置154输出的10MHz时钟相同步的四相位脉冲。全桥电路163用于功率放大。该装置进一步包括一电荷泵电路164。温度传感器168用来检测该硅芯片的温度。参见图26，当通过电极104提供一外部5V电源(未示出)(不是用于全桥电路163的电源)时，复位电路158将一复位信号传送到分频和相位变化装置162、控制装置161、通信装置160、存贮装置161和对于一时间周期的计数器157。通信装置160随后读出初始状态信息并设置来自存贮装置159的值和在存贮装置159中的操作置位地址上写入用于分频和相位变化装置162的初始状态信息，从而初始化各个部件。响应于通过电极104输入的复位信号该复位电路158执行如上所述的相同操作。对于一预置的时间周期通过将该复位信号设置为低电平而操作该复位电路。这就防止了由于噪声而造成复位电路158不正常工作。虽然全桥电路163是由24V电源操作的，但是它的输出端保持OFF，直至加上5V电源电压(未示出)。不管这二个电源的连接次序如何，该全桥电路的不正常工作被防止。另外，来自外部指令装置(未示出)的指令利用在图21和23中所示的时序中同步串行通信的信号Rxd(接收数据信号)和信号SCK(同步信号)通过通信装置160被传送到驱动电路。带有由ID0、ID1和ID2所指明的从0到7范围的ID号的指令被传送，并且当该ID号与由来自电极104的ID0、ID1和ID2所指明的ID号相一致时执行这些指令。来自电极104的信号Txd是一用来将由计数器157所检测的旋转速率传送到外部指令装置(未示出)的信号。图30示出了信号Txd的时序。如像在图21中的信号Rxd的情况那样，在比特单元中与信号SCK，也就是与信号SCK的后沿相同步的数据被输出，并且在信号SCK的前沿处外部指令装置接收信号Txd。图31的框图示出了一种在其中用于多个振动型激励器的驱动电路相互被连接的装置。信号Txd与用于所有振动型激励器的驱动电路串联连接，并且输出端Txd被输入到用于每一上部振动型激励器的驱动电路的输入端Txi。仅仅来自对于具有与在通过信号Rxd所传送的指令中所包含的ID号相一致的一ID号的振动型激励器的驱动电路的数据通过信号Txd被传送到外部指令装置，并且来自具有较大ID号的每一驱动电路的数据被重新替换。ID号与上述ID号不一致的每一驱动电路从具有一较大ID号的每一驱动电路中输出该数据而无任何变化。也就是，在增加ID号的顺序中该数据从ID号与上述ID号相一致的驱动电路中被读出。图32示出了一实际指令流的时序。当ID＝7以同信号SCK同步地被设置和一速率读出指令从外部指令装置被传送到用于所有振动型激励器的驱动电路时，速率数据利用Txd信号线从用于相应于下一信号SCK的ID＝0的振动型激励器的驱动电路138被传送。接着，ID＝1和ID＝2的数据被传送。在一其中信号SCK包括未同步时钟的时间区域中，最后被传送的数据被输出到Rxd和Txd。数字滤波器被插入在Rxd、SCK和Txi输入端以消除诸如转换噪声之类的1μsec或更小的脉冲噪声，因此需要对照在全桥电路163中所产生的噪声来测量。图28示出了全桥电路163的电路构成的一个例子。该构成包括反相器300和301以及为了防止MOSFET124和125或MOSFET128和129同时导通的时间延迟装置302和303。除了对在高侧的N沟道MOSFET112、117、124和128操作的24V电源之外该全桥电路163还需要29V电源。这是因为即使当全桥电路163的输出是24V时，保持高侧的N沟道MOSFET112、117、124和128导通至少需要24V+4V＝28V。图45示出了各个部分的信号波形。在每一脉冲中设置延迟时间Td，并且将该脉冲宽度置为37.5％的工作状态。该电荷泵电路164是一用来全桥电路163提供29V的电路并且通过电极电路104-13和104-14连接到硅芯片152。分频和相位变化装置162输出具有6至8V幅度的500KHz脉冲信号。29V或更高的电压加到全桥电路163。这个29V或更高电压提供给高侧驱动器111、116、123和127。在这种情况中，当提供了24V和5V二个电源时，外部指令装置(未示出)输出一指令以根据由复位电路158最初设置的目标速率、驱动频率、脉冲宽度、相位差等来旋转该振动型激励器，并且从全桥电路163输出具有不同相位的多个脉冲。如图28所示，这些脉冲通过变压器126和130提供给振动型激励器106。因此，振动型激励器106开始旋转，并且计数器157检测旋转速率。该所检测的旋转速率与目标速率相比较，通过控制装置控制驱动频率从而使该旋转速率接近于目标速率。如果在工作期间硅芯片152的温度上升接近于极限温度，则温度传感器168工作以中止全桥电路163的工作。当温度传感器168检测到温度低于极限温度时，全桥电路163重新开始工作。该极限温度被设置在120℃和150℃之间。例如，全桥电路163在135℃或更高的温度时中止工作并在125℃时恢复工作。一二极管元件用于温度传感器。该传感器被集成地构成在硅芯片152的中央部分。另外，通过使用一外部信号PE，全桥电路163可直接关断该脉冲。例如，当一大的输出电流被外部地检测时，这个信号被用于关断该全桥电路163。图29是控制装置161的框图。减法装置165检测来自计数器157的旋转速率和来自存贮装置159的目标速率之间的差。积分装置166累积来自减法装置165的输出。加法装置167将来自存贮装置159的一触发频率指令值与来自积分装置166的输出相加。比较装置174将自减法装置输出的绝对值与一预定值相比较并且输出作为一中断信号的结果。当旋转速率减小时，信号EA的周期增加。计数器157因而对大于一相应于目标速率的计数值的一值进行计数。减法装置165的输出变为一负值，并且积分装置166的积分结果逐渐减小。因此，该驱动频率减小并且接近谐振频率，旋转速率增加。在这种方式中，振动型激励器的旋转速率被控制到该目标速率。另外，如像用于信号Rxd、SCK和Txi的数字滤波器被用于输入信号EA和EB而被插入到计数器157，因此降低了噪声的影响。如果目标速率和实际速率之间的偏差加大，则利用一中断信号将相应信息传送到外部指令装置。在本实施例中，被安装在一金属板101上的用于振动型激励器的驱动电路利用硅集成构成。全桥电路163具有一DMOS结构，而其它电路由一CMOS或双极工艺所制成。另外，在本实施例中，在振荡装置154中，振荡器155和相位补偿电路156通过电极104相互连接。但是，振动器155可与其它部件一起在该金属板上构成，或者相位补偿电路156可在一硅芯片上形成。另外，作为振荡装置154，可以使用利用与振动型激励器共同使用的外部指令装置使用的振荡装置，或者可以使用一外部独立的振荡装置。当全桥电路163和振荡装置154被集成时，因为全桥电路产生热，所以振荡装置使用具有低温度相关性的石英振荡器，从而可以有效地使频率稳定。在本实施例中，电荷泵电路164不设置在该硅芯片152上。但是，这种电路可以在硅芯片上构成。
图33的框图示出了驱动电路是如何被安装的又一个例子。电极104的整个下表面被集成地形成在一硅芯片上。降低型DC-DC变换器169接收24V电源并产生5V电源电压并通过电极104连接到一由电感和电容所构成的外部滤波器。外部5V电源170提供一用于旋转编码器等(未示出)的速率传感器电源电压并由在存贮装置159中所设置的一电源信号所控制。这种控制的目的在于当它没有必要时通过关断传感器电源(未示出)而节省功率。当它静止时振动型激励器106呈现一大的支撑力，因此不会由于某一干扰而被移动。因此，即使关断加到位置检测装置的电源，当在该振动型激励器被重新启动之前提供一电源时也不会出现位置偏移。计数器157利用来自旋转编码器153的三个输出信号检测该振动型激励器的位置和旋转速率。计数器157检测来自具有90°相位差的脉冲信号EA和EC的位置，并且根据脉冲信号EA和EC的独自的速率信息部分通过检测输出脉冲EA和EC的周期的平均值来计算该速率。图34示出了旋转编码器153的构成。图板171被安置在旋转轴203上。光传感器172和173检测在图板171上所记录的定标标记并且90°相位以外的二相位脉冲信号。光传感器172和173分别被安置在图板171的相对位置以抵消在旋转轴203上安置的图板171的偏心度的影响。光传感器172输出信号EA和EB，而光传感器173输出信号EC和ED。即使相对于旋转轴203该图板171的安装精度低于某种程度通过使用用于速度检测的信号EA和EC可以实施具有很小旋转变化的速率控制。通信装置160通过同步串行通信与一外部指令装置(未示出)相通信。同步串行通信包括使用用于通常引起很大注意的USB或LAN等的RS232C、以太网的起始同步通信。虽然本实施例的例子是使用RS232C的通信，但还可用其它方案执行通信。图35示出了控制装置161的一个例子。比例积分装置175将通过对在存贮装置159中所设置的脉冲频率指令和在预置计时处由计数器157所检测的脉冲周期之间的差值积分所得的值加到将该差值乘以一预置增益所得到的值上，并且输出所得结果的数据。在这种情况中使用的积分计时和增益被设置在存贮装置159中。计数器157对在一预置的时间间隔内的EA和EC的脉冲数进行计数并且计算该脉冲数的平均值，从而计算一旋转速率。如果该旋转速率高于目标速率，则自减法装置165的输出变为一负值。因为由积分这个输出所得到的值和将这个输出乘一增益所得到的值变为负值，所以来自比例积分装置175通过相加这二个值所得到的输出也变为一负值。因此，驱动频率的脉冲周期减小，并且振动型激励器106的驱动频率增高并且偏离了该振动型激励器的谐振频率。因此，该旋转速率逐渐降低并接近目标速率。通信装置160分析来自外部指令装置的指令，根据该指令在存贮装置159中存贮各种设置，或传送在该存贮装置159中设置的值，或通过信号Txd由计数器157检测的旋转位置信息、旋转速率等。图36的框图示出了一用于多个振动型激励器的驱动电路是如何相互连接的例子。在用于振动型激励器的驱动电路138至144中未设置有ID号，但是根据指令ID号是自动设置的。信号Rxd用来从外部指令装置接收一指令。指令和数据以RS232C通信形式而设置。信号Txd与用于各个振动型激励器的驱动电路相串接，并且根据来自驱动电路138的信息以所选择的ID号的顺序将来自驱动电路的数据按顺序地传送到外部指令装置。图37的时序示出了ID号是如何自动设置的。在初始状态，每一驱动电路的Txd输出5V。仅仅驱动电路144的Txi被置为0V。当在ID＝7(表明一对所有驱动电路的指令)一初始化指令被传送时，在输入Txi被置为0V的驱动电路144中设置ID＝0，并且驱动电路144将数据01传送到驱动电路143。随后在驱动电路143中设置ID＝1并且驱动电路143将数据02传送到驱动电路142。在这种方式中，在最后的驱动电路138中设置ID＝6，并且所有驱动电路从ID＝0顺序地设置。驱动电路138向它的ID号加1并将结果数据传送到外部指令装置。外部指令装置接收表示被连接的驱动电路号的数据。在这种情况中，每一ID号包括有三位。但是，每一ID号可以包括8位以传送ID＝255的作为对所有驱动电路的一指令。图38示出了分频和相位变化装置162的构成的一个例子。省略了用于电荷泵电路164的用来产生500KHz脉冲的一装置。
图38中的分频和相位变化装置的构成和图2中的电路框图中的分频和相位变化装置的构成是相同的，并且各个框图的构成与图4、5和6中所示的电路的构成是相同的。为此，省略对这些电路的说明。
图44示出了在硅芯片上各个框图的布图设计。全桥电路163占据了该芯片的表面的一半，并且温度传感器几乎位于该芯片的中央。环形振荡器184位于该芯片一角落的很小部分。数字电路被安置在剩余表面的大部分区域，并且所有的功能均被集中在一芯片上。在该芯片的外围部分形成连接外部电极的焊片。
图39的框图示出了如何安置驱动电路的另一个例子。例如，这种构成不同于图33中所示的构成，在其中通信装置160执行并行通信，全桥电路包括一电荷泵电路，和由控制装置161控制的脉宽替代了分频。利用至少改变四相位脉冲信号中的一个信号的脉宽该控制装置161执行速率控制。图40示出了控制装置161的框图。积分装置197进一步对自积分装置166的输出进行积分。在这种情况中，当振动型激励器的旋转速率变高时，自减法器165的输出变为一负值积分装置166因而开始在负方向积分。因此使用相加装置167通过自积分装置197和166的输出和初始脉宽相加所得的结果逐渐地减小，并且该脉宽指令减小。这就减小了振动型激励器的旋转速率。在这种方式中，该旋转速率被控制。当自积分装置166的输出的绝对值超过一预置值时，比较装置174产生一中断信号。图41的框图示出了一种在其中用于多个振动型激励器的驱动电路被相互连接的一构成。并行数据总线与所有的振动型激励器并联，写和读信号WR和RD也与该振动型激励器并联。图42是用于通信的时序。该数据总线是双向总线并且根据信号WR或RD该数据总线被转换。传送到该数据总成的第一指令是一中止指令仅对ID＝3寻址。下一指令相应于ID＝7并对用于所有振动型激励器的驱动电路寻址。这个指令被用于读出当前位置。位置数据以ID号的顺序被读出。信号RD的脉冲数被计数以检测在该数据从每一驱动电路输出处的定时。与串行通信的情况相比该通信速率可通过使用并行通信得以提高。
图43的框图示出了驱动电路如何被安置的又一个例子。CPU198包括一计数器、一串行通信功能、-ROM、-RAM和一复位电路。最新的CPU包括有各种功能。如果这种CPU和诸如作为功率放大装置的全桥电路163以及分频和相位变化装置162之类的外围电路被集成，则即使复杂的控制也可以容易地被处理。另外，如果包括分频和相位变化装置162的一数字电路部分由FPGA等所构成并被集成到一芯片，则可实现用于振动型激励器的多用途驱动电路。图46示出了分频和相位变化装置162的构成。比率乘法器199通过精确地改变分频比产生不可能仅通过分频而得到的伪频率。这就允许一完全数字脉冲产生部分的实施，从而可提供一更为稳定的振荡装置。该比率乘法器199产生一具有振动型激励器的驱动频率4倍或8倍的一频率的脉冲信号，并且该信号被转换为四相位脉冲信号，该四相位脉冲信号相互间的相位为90°以外并且具有一通过使用环形计数器179和脉宽设置装置由一脉冲指令所确定的脉冲宽度。
权利要求
1.一种用于向振动部件的电子-机械能量转换元件部分提供一驱动信号从而在所述振动型激励器的振动部件中执行振动的振动型激励器的驱动装置，包括-参考脉冲产生电路，用来产生一参考脉冲信号；-分频电路，用来输出一具有参考脉冲信号周期的一整倍数周期的脉冲信号；-时间延迟电路，用来根据每次自分频装置输出的脉冲信号的延迟数据通过改变来自所述分频电路的脉冲信号的一边缘的位移量而形成一延迟脉冲信号，所述时间延迟电路包括用来在一单位时间形成多个相互位移脉冲的脉冲形成装置和用来根据延迟数据选择由所述脉冲形成装置所形成的脉冲中的一个的选择装置，所述时间延迟电路形成一相应于作为延迟脉冲信号的所选择脉冲的一周期的脉冲信号；和-驱动电路，用来以相应于该延迟脉冲信号的频率向所述电子-机械能量转换元件部分提供驱动信号。
2.如权利要求1的装置，其中所述脉冲形成装置是一用来通过与具有相应于参考脉冲的周期的脉冲执行相位比较而形成一锁相脉冲的PLL电路，并且包括一用来在所述PLL电路的一环路中的一单位时间上位移该锁相脉冲而形成多个脉冲的环形振荡器。
3.如权利要求1的装置，其中所述脉冲形成装置是一在与参考脉冲信号同步的一预置频率上振荡的一环形振荡器，所述振荡器是由以环形形式所连接并被控制的奇数个逻辑反相装置所构成，每一反相装置具有一预置的单位延迟时间。
4.如权利要求3的装置，其中所述选择装置根据该延迟时间通过选择来自所述多个逻辑反相装置输出信号中的一个信号输出一具有整数倍单位延迟时间的任意延迟时间的延迟脉冲。
5.如权利要求4的装置，其中所述环形振荡器的振荡频率是参考脉冲信号的一频率的1/2。
6.如权利要求5的装置，其中所述环形振荡器的串联逻辑反相装置的数量是2N-1(N是不小于2的一整数)。
7.如权利要求4的装置，其中所述选择装置包括用来匹配从偶数和奇数逻辑反相装置输出的逻辑电平的“异”装置，用来提取一必要的信号边缘的脉冲边缘选择装置，和用来产生一用于所允许选择的门脉冲的门脉冲产生装置，所述脉冲边缘选择装置选择一指定延迟时间的信号，所述“异”装置依据该选择信号是否是一来自所述奇数逻辑反相装置的输出信号而在反相和不反相之间转换时输出该选择信号，和门脉冲是用于选择和输出该信号的一前沿或后沿。
8.一种用于用来向一振动部件的电子-机械能量转换元件部分提供一驱动信号从而在所述振动型激励器的振动部件中引起振动的振动型激励器的驱动装置的脉冲信号产生电路，包括-参考脉冲产生电路，用来产生一参考脉冲信号；-分频电路，用来输出一具有参考脉冲信号的周期的整数倍周期的脉冲信号的分频电路；和-时间延迟电路，用来根据每次自分频装置输出的脉冲信号的延迟数据通过改变来自所述分频电路的脉冲信号的一边缘的位移量而形成一延迟脉冲信号，所述时间延迟电路包括用来在一单位时间形成多个相互位移脉冲的脉冲形成装置和用来根据延迟数据选择由所述脉冲形成装置所形成的脉冲中的一个的选择装置，所述时间延迟电路形成一相应作为延迟脉冲信号的所选择脉冲的一周期的脉冲信号，并且驱动信号由延迟脉冲信号形成。
9.如权利要求8的电路，其中所述脉冲形成装置是一用来通过与具有相应于参考脉冲的周期的脉冲执行相位比较而形成一锁相脉冲的PLL电路，并且包括一用来在所述PLL电路的一环路中的一单位时间上位移该锁相脉冲而形成多个脉冲的环形振荡器。
10.如权利要求8的电路，其中所述脉冲形成装置是一在与参考脉冲信号同步的一预置频率上振荡的环形振荡器，所述振荡器是由以环形形式所连接并被控制的奇数个逻辑反相装置所构成，每一反相装置具有一预置的单位延迟时间。
11.如权利要求10的电路，其中所述选择装置根据该延迟时间通过选择来自所述多个逻辑反相装置输出信号中的一个信号输出一具有整数倍单位延迟时间的任意延迟时间的延迟脉冲。
12.如权利要求8的电路，其中所述环形振荡器的振荡额率是参考脉冲信号的一频率的1/2。
13.一种用来将一驱动信号提供给一振动部件的电子-机械能量转换部件从而在所述振动型激励器的振动部件中引起振动的振动型激励器的驱动电路，包括脉冲产生装置，用来产生多个具有所希望频率和不同相位的多个脉冲信号；和功率放大装置，用来将通过放大多个脉冲信号的功率所得到的AC电压提供给所述电子-机械能量转换装置；其中构成所述脉冲产生装置和功率放大装置的电路元件是在金属热辐射装置、陶瓷热幅射装置和类似的热幅射装置中的一种装置上所形成的。
14.一种用来将一驱动信号提供给一振动部件的电子-机械能量转换部件从而在所述振动型激励器的振动部件中引起振动的振动型激励器的驱动电路，包括脉冲产生装置，用来产生具有所希望频率和不同相位的多个脉冲信号；控制装置，用来根据一外部命令或一预先存贮的命令控制所述脉冲产生装置；和功率放大装置，用来将通过放大多个脉冲信号的功率所得到的AC电压提供给所述电子-机械能量转换装置；其中构成所述脉冲产生装置和功率放大装置的电路元件是在金属热幅射装置、陶瓷热幅射装置和类似的热辐射装置中的一种装置上所形成的。
15.一种用来将一驱动信号提供给一振动部件的电子-机械能量转换部件从而在所述振动型激励器的振动部件中引起振动的振动型激励器的驱动电路，包括脉冲产生装置，用来产生具有所希望频率和不同相位的多个脉冲信号；检测装置，用来检测至少所述振动型激励器的一个驱动状态和所述驱动电路的一个操作状态；控制装置，用来根据一外部指令或预先存贮的一指令控制所述脉冲产生装置并且从所述检测装置的输出；和功率放大装置，用来将通过放大多个脉冲信号的功率所得到的AC电压提供给所述电子-机械能量转换装置，其中电路元件形成所述电子机械能量转换部件的所述脉冲信号；其中构成所述脉冲产生装置、所述检测装置、和所述控制装置的电路元件是在金属热幅射装置、陶瓷热幅射装置和类似的热幅射装置中的一种热幅射装置上形成的。
16.如权利要求14的电路，其中所述控制装置包括用来接收一外部指令并传送内部信息的串行或并行通信装置。
17.如权利要求14的电路，其中所述控制装置根据外部指令或预先存贮的指令中止输出从所述脉冲产生装置输出的多个脉冲信号中的至少一个信号。
18.如权利要求15的电路，其中所述检测装置检测一温度，和所述控制装置当所述检测装置检测到该温度超过一预置温度时中止从所述功率放大装置的输出。
19.如权利要求18的装置，其中所述检测装置包括至少一个用来检测所述热幅射装置的温度的温度检测装置或用于在所述热幅射装置上形成的所述振动型激励器的驱动电路。
20.如权利要求13的电路，其中所述功率放大装置是一个作为全桥电路或半桥电路而构成的驱动电路，所述驱动电路包括用来提供用于驱动在所述全桥电路的高侧的N沟道开关元件的一电源电压的电荷泵电路，和至少一个不是在所述热幅射装置上形成的所述电荷泵电路的二极管元件和电容元件。
21.一种振动型激励器驱动系统，在其中用来将驱动信号提供给振动型激励器的激励部件的电子-机械能重转换装置以引起所述振动部件中的振动的驱动电路被分别提供用于所述振动型激励器从而驱动所述振动型激励器，包括作为每一驱动电路的各个部件，脉冲产生装置，用来产生多个具有所希望频率和不同相位的脉冲信号；控制装置，用来与外部电路进行通信；和功率放大装置，用来向所述电子-机械能量转换装置提供通过放大多个脉冲信号的功率所得到的AC电压；每一驱动电路的所述脉冲产生装置、控制装置和功率放大装置是在金属热幅射装置、陶瓷热幅射装置和类似的热幅射装置中的一种热幅射装置上所形成，其中在所述控制装置和外部电路之间执行串行通信以通过连接相互串接的所述驱动电路以连接顺序同时传送用于指示所述各个驱动电路的发送信号，和用于检验从所述各个驱动电路顺序发送到所述外部电路的状态的接收信号。
22.一种振动型激励器驱动系统，在其中用来将驱动信号提供给振动型激励器的激励部件的电子-机械能量转换装置以引起所述振动部件中的振动的驱动电路被分别提供用于振动型激励器，从而驱动所述振动型激励器，包括作为每一驱动电路的各个部件，脉冲产生装置，用来产生多个具有所希望频率和不同相位的脉冲信号；控制装置，用来与外部电路进行通信；和功率放大装置，用来向所述电子-机械能量转换装置提供通过放大多个脉冲信号的功率所得到的AC电压；每一驱动电路的所述脉冲产生装置、控制装置和功率放大装置是在金属热幅射装置、陶瓷热幅射装置和类似的热幅射装置中的一种热幅射装置上所形成，其中在所述控制装置和所述外部电路之间执行并行通信，用于一指令的发送信号和用于状态检验的接收信号与共享相同信号线的所述各个驱动电路并联连接，并且根据自所述外部电路输出的一通信方向转换信号转换发送和接收。
23.如权利要求1的装置，其中所述驱动电路的所有构成元件在一硅芯片上被构成。
24.如权利要求1的装置，其中所述驱动电路的所有构成元件在多个硅芯片上被构成。
25.如权利要求23的系统，其中所述硅芯片被密封在树脂中，并且一外部电极从该树脂中向外伸出。
全文摘要
本发明涉及一种用于振动型激励器的脉冲形成电路。该电路通过对自分频电路的输出进行位移来形成脉冲同时利用用来对每次由分频电路产生一输出的来自分频电路的输出进行位移的环形振荡器来改变一时间延迟电路的位移量。利用这种配置,该激励器可使用高分辨率脉冲来驱动。
文档编号H02N2/06GK1250246SQ9911090
公开日2000年4月12日 申请日期1999年5月28日 优先权日1998年5月28日
发明者片冈健一, 山本新治, 林祯 申请人:佳能株式会社