高压可承受电源钳位的制作方法
【技术领域】
[0001]本发明的实施例涉及电子系统，更具体地说，涉及瞬态电事件保护电路。
【背景技术】
[0002]某些电子系统可能被暴露于瞬态电事件，或持续时间短的、具有快速变化的电压和高功率的电信号。瞬态电事件可包括，例如，朝电子系统的、从一个物体或人的突然释放电荷所产生的静电放电(ESD)事件。
[0003]由于过电压条件与集成电路(ICs)相对小的区域内的高功耗，瞬态电事件能够破坏集成电路(ICs)。瞬态电事件可以提高集成电路的温度，并且可导致许多问题，如栅极氧化物击穿、结损伤、金属损害、和表面电荷累积。瞬态电事件在多种应用中将成为问题，包括，例如，在高性能的射频(RF)电路应用中。因此，有必要对电子系统中的集成电路提供免受瞬态电事件的保护。
【发明内容】
[0004]本系统、方法、和本发明的设备各自具有若干方面，其中没有单一的方面是单独地负责其期望的特质。在不限制如下面的权利要求所描述的本发明范围，一些特征现将被简要地讨论。在考虑这一论述后，尤其是在阅读标题为“【具体实施方式】”之后，人们将理解本发明的特征是如何提供优势，包括提高集成电路对瞬态电事件的保护，例如，但不限于，静电放电。
[0005]在一个实施例中，公开了一种装置。该装置包括被配置至少基于在第一节点的瞬态电应力事件，生成检测信号的检测电路。该装置还包括集成电路的第一和第二驱动器电路。第一和第二驱动器电路被配置成接收检测信号。第一和第二驱动器电路各自包括一个或多个，被配置为至少基于检测信号以激活的双极结型晶体管。至少当各自的驱动器电路的一个或多个双极结型晶体管被激活时，第一和第二驱动器电路被配置生成激活信号。第一和第二驱动器电路的一个或多个双极结型晶体管被配置为基本上横向地穿过各自的基极区传导电流。该装置还包括被配置为接收第一和第二驱动器电路的激活信号的放电电路。放电电路包括被配置为至少基于第一驱动器电路的激活信号以激活的第一场效应晶体管。放电电路还包括与第一场效应晶体管串联的第二场效应晶体管。第二场效应晶体管被配置为至少基于第二驱动器电路的激活信号以激活。当被激活处于导通状态时，第一场效应晶体管和第二场效应晶体管被配置为在第一节点和第二节点之间传导瞬态电应力事件的电流。
[0006]在另一个实施例中，一种提供瞬态电保护的电实现的方法被公开。该方法包括生成响应在第一节点瞬态电应力事件的检测信号。该方法还包括分别使用第一和第二驱动器电路，至少基于检测信号，生成第一和第二激活信号，集成电路的第一和第二驱动器电路各自包括一个或多个，被配置为至少基于检测信号以激活的双极结型晶体管，其中，至少当相应的驱动器电路的一个或多个双极结型晶体管被激活处于导通状态时，第一和第二驱动器电路被配置成分别生成第一激活信号和第二激活信号，其中，第一和第二驱动器电路的一个或多个双极结型晶体管被配置为基本上横向地穿过各自的基极区传导电流。该方法还包括放电瞬态电应力事件。放电包括至少基于第一激活信号，激活第一场效应晶体管，和至少基于第二激活信号，激活第二场效应晶体管。第一和第二场效应晶体管被串联。放电还包括至少基于第一和第二场效应晶体管的激活，穿过互连第一节点与第二节点的放电通道传导瞬态电应力事件的电流。
[0007]在另一个实施例中，一种提供瞬态电保护的装置被公开。该装置包括用于生成与第一节点的瞬态电应力事件对应的检测信号的装置。该装置还包括集成电路。集成电路包括至少基于检测信号，用于生成第一激活信号的装置。第一激活信号发生装置包括至少基于检测信号被配置为以激活的一个或多个双极结型晶体管。第一激活信号发生装置被配置为至少当第一激活信号发生装置的一个或多个双极结型晶体管被激活处于导通状态时，生成第一激活信号。第一激活信号发生装置的一个或多个双极结型晶体管被配置为基本上横向地穿过各自的基极区传导电流。集成电路还包括至少基于检测信号，用于生成的第二激活信号的装置。第二激活信号发生装置包括至少基于检测信号，被配置激活的一个或多个双极结型晶体管。第二激活信号发生装置被配置成至少当第二激活信号发生装置的一个或多个双极结型晶体管被激活时，生成第二激活信号。第二激活信号发生装置的一个或多个双极结型晶体管被配置为基本上横向地穿过各自的基极区传导电流。集成电路还包括用于放电瞬态电应力的装置，至少基于第一激活信号用于激活第一场效应晶体管，至少基于第二激活信号用于激活与第一场效应晶体管串联的第二场效应晶体管，和至少基于第一和第二场效应晶体管的激活，穿过互连第一节点与第二节点的放电通道用于传送瞬态电应力事件的电流的装置。
【附图说明】
[0008]这些图(不按比例)和本文中相关的描述被提供以说明本发明的具体实施例，并不旨在进行限制。
[0009]图1是电子系统的示意性框图，根据一些实施例，它可以包括一个或多个电子保护电路。
[0010]图2是示出了图1中电子保护电路的实施例的示意性框图。
[0011 ] 图3是示出了检测级的示例实施例中图2的电子保护电路的示意图。
[0012]图4是示出了图2的保护系统的驱动器级的实施例的电路图。
[0013]图5是示出了图2中的保护系统的驱动器级的另一个实施例的电路图。
[0014]图6A和6B是示出了可以被包括在图2的上部和下部驱动器电路的双极结型晶体管的实施例的横截面的示意图。
[0015]图7是示出了放电级和偏压/过电压保护电路的示例实施例的图2中的电子保护电路的不意图。
[0016]图8是瞬态电事件与电子保护电路的示例的SPICE仿真的一组曲线图。
[0017]图9是显示电子保护电路的示例的直流特性的SPICE仿真的一组曲线图900。
[0018]图10是显示电子保护电路的示例的直流特性的SPICE仿真的一组曲线图1000。
[0019]图11是显示电子保护电路的两个例子的直流特性的SPICE仿真的曲线图1100。
[0020]图12是电子保护电路的示例的瞬时斜升特性的SPICE仿真的一组曲线图1200。
[0021]图13是瞬态电事件和电子保护电路的示例的SPICE仿真的一组曲线图1300。
[0022]图14是提供瞬态电保护的方法的流程图。
[0023]图15是放电瞬态电应力事件的子流程的流程图。
【具体实施方式】
[0024]某些实施例的下列详细描述呈现了本发明的具体实施例的各种描述。然而，本发明可以以权利要求书所定义与涵盖的多种不同方式予以体现。在此描述中，参考附图，其中类似的附图标记表示相同或功能相似的元件。
[0025]瞬态电压力事件(“瞬态电事件”)一包括瞬态过压、过流、静电放电等类似事件一能够损坏或破坏电子设备。例如，集成电路可以包括一个或多个垫片、销、端口和类似的电气连接(这里统称称为“销”)，可以提供集成电路的内部核心电路和/或外部的电路或设备之间的电气连接(例如，印刷电路板、电源和基准电压)。因此，这些连接可能被暴露于瞬态电事件并且在集成电路内，为瞬态电事件提供电通道。作为一个结果，集成电路和/或核心电路容易受到瞬态电事件的损害。
[0026]这种核心电路的可靠性可以通过为集成电路的衬垫提供衬垫保护电路得到改善。本文中的这种衬垫保护电路也可以一般被称为“电子保护电路”(或简称为“保护电路”或“钳”)。衬垫保护电路可以维持一个或多个衬垫在预先确定的安全范围内的电压电平。例如，当瞬态电事件被检测时，衬垫的保护电路可以被配置为从提供相对低的漏电流的相对高的阻抗状态转变到相对低的阻抗状态的转变。在运行中，垫保护电路可以被配置成切换到响应检测瞬时电事件的持续时间的低阻状态。衬垫保护电路将至少在一段时间被称为“应力时间”内保持低阻状态一例如，电压力事件能够对核心电路破坏或有害的时间。
[0027]一些电子设备，如移动应用，现在包括使用工作在5V的电源域的向后兼容接口。另外或者替代地，一些电子设备由，例如，亚65纳米互补金属氧化物半导体(CMOS)集成电路构成，集成电路具有工作在3.3伏特(V)过载特性的核心电路。这样的电子设备可以提供高性能的数据通信，如高清晰度多媒体接口(HDMI) 2.0 (例如，提供每秒约6G比特(GBPS)的数据传输速率)和/或移动高清链路(MHL)。在一个方面中，这些接口可以提供，例如，高清晰度(HD)的媒体，例如视频、音频或数据，同时任选地同时进行充电的连接的设备。在运行中，这些连接，如所述的，可能被暴露于或造成瞬态电事件，这可以对集成电路与它的核心电路的稳定性与鲁棒性产生负面影响。
[0028]一些电子保护电路被配置为在高于电路工作电压的瞬态电压激活，但是在这一过程中，低于敏感核心电路或设置的击穿电压。这个保护机制不适合于某些集成电路。例如，提供高性能的混合信号的功能的集成电路可以使核心电路在接近或就在晶体管的击穿电压(例如，BV.)工作。在这种情况下，使用结击穿触发装置的电子保护电路可以被配置为在约10%到20%高于电源电压的电压触发以避免在正常工作期间的触发。但依靠直接结击穿，保护可能在核心电路击穿后被触发，这样破坏了电子保护电路的效用并且导致故障。这种故障可能会影响产品的发布、推迟上市时间，或导致低于目标ESD评级的产品发布。
[0029]因此，有必要为亚65纳米集成电路工艺与/或工作在约3.3V与/或5V电源域的集成电路提供保护电路。不依赖于直接的结击穿以提供电压钳位且能够检测瞬态电事件也需要保护电路。此外，存在需要改进的主动控制的保护电路，其可以被配置为在宽范围的条件下(例如直流(DC)的工作点、温度、装置/工艺变化以及对类似的工作特性)以受控与持久的方式提供瞬态电事件的保护，针对错误激活具有增强的稳定性和健壮性。此外，还有需要保护电路，其具有相对快的激活时间、相对低的静态功耗、以及为低成本而相对较小的区域，例如，高速通信和功率应用。
[0030]本文所描述的实施例的方面涉及用于保护核心电路免受瞬态电事件的保护电路。在一个方面中，驱动器级与放电级被级联以保护核心电路免受瞬态电事件。例如，驱动器级可以包括:用于控制放电级的第一 MOSFET的第一双极结型晶体管(BJT)的驱动器。此外，该驱动器级可以包括用于控制放电级的第二 MOSFET第二双极结型晶体管的驱动器。在运行中，驱动器级可以接收指示瞬态电事件的检测信号，放大的检测信号的电流，并生成激活信号以激活放电级进入低阻抗状态。
[0031]在实施例中的一个方面，级联的驱动级和放电级可以减轻双极结型晶体管器件的一些局限性，这些器件在CMOS技术中是可得的。例如，一个具体实施例中，驱动器级和放电级可以使用CMOS工艺实现，如亚65纳米CMOS。例如，驱动器级的双极结型晶体管器件可以使用亚65纳米CMOS工艺的特征定义构成。双极结型晶体管器件可被布置在亚65纳米CMOS工艺的折叠达林顿结构中以提供电流放大(例如，β倍增)。组合达林顿结构与放电级可以在应力上有效地用以激活放电级。
[0032]在一个具体实施例中，保护电路包括用于为放电电路的节点提供参考电压的偏置或过电压保护电路。参考电压可以有效地调节放电级的节点电压，并且防止一个或更多的MOSFET器件在正常操作期间进入过压状态。在另一具体实例中，保护电路包括电压参考电路，当驱动级被激活时，在放电级的栅极提供参考电压。该参考电压可以有助于延伸驱动器级保持激活的持续时间并且保护核心电路免受长时间过压条件。
[0033]电子系统易受瞬态电事件
[0034]图1是电子系统100的示意性框图，根据一些实施例，它可以包括一个或多个垫或电子保护电路。被示出的电子系统100包括集成电路102，其包括销或垫104、106、保护电路108和核心电路110。核心电路110可以包括端口 112。集成电路102还包括第一节点N1和第二节点N2，其可以可操作地耦合到104、106中的一个或多个，保护电路108、核心电路110、或未示出的附加的模块。虽然垫104、106、保护电路108和核心电路110被示出为各自被耦合到至少第一或第二结点K、N2之一，在某些实施例中，不是所有示出的连接都是必需的。
[0035]在一个实施例中，集成电路102可以对应于由CMOS工艺制造的集成电路。例如，该集成电路可以通过完整的CMOS工艺来制造(与此相反，例如，通过BiCMOS工艺)。如与图6A和6B的相关下列更详细描述，电子保护电路108的某些双极结型晶体管器件可以使用CMOS工艺定义来构成。
[0036]集成电路102的垫104、106可以被耦合到核心电路110，并且可以，例如，被用于数据通信、控制信令、电源、偏压，配置和/或类似的。此外，每个垫104、106可以是，例如，电源焊垫、接地垫、单向垫、和/或双向垫。例如，垫104可被耦合到电源电压并且垫106可以被耦合到地，从而穿过第一和第二结点K、队为电路提供电源。
[0037]核心电路110，可操作地耦接至第一和第二结点队、N2，可以包括一个或多个多种功能的电路。作为几个非限制性示例，此外，在移动和消费电子产品中，核心电路110可以与操作或支持数据通信(例如，HDMI2.0和/或MHL)有关，同时分别或同时充电或供电被连接的设备。。
[0038]核心电路110可以被暴露于瞬态电事件114，如ESD事件，其可以引起锁定或造成损坏。例如，集成电路102的垫104可以接收瞬态电事件114，它可以沿集成电路102的电气连接行进并且通过第一结点N1到达核心电路110。如果没有足够的保护机制，瞬态电事件114可以产生的过电压条件并且导致核心电路110消耗