动态驱动能力调节的电源控制装置的制造方法
【专利摘要】本发明是一种动态驱动能力调节的电源控制装置，包括整流单元、功率因数校正单元、电源转换单元及回授单元，且整流单元接收交流输入电源，并整流成直流电源而传送至功率因数校正单元以进行功率因数校正处理，并产生功率因数校正电源而传送至电源转换单元，而回授单元电气连接电源转换单元而形成控制回路，并由电源转换单元的脉波宽度调变驱动控制器依据来自回授单元的回授信号进行调节处理以控制切换电晶体，而将功率因数校正电源转换成输出电源，用以供应外部负载。本发明实现切换电晶体的最佳导通电流，增加电磁干扰边际并减少切换损失。
【专利说明】
动态驱动能力调节的电源控制装置
技术领域
[0001]本发明是有关于一种动态驱动能力调节的电源控制装置，尤其是针对正向(Forward)架构、全桥电源转换架构、半桥电源转换架构、升压(Boost)电源转换架构、降压(Buck)电源转换架构的电源转换单元，利用执行调节处理，依据切换电晶体的状态，并同时考虑电磁干扰(EMI)及切换损失，而能动态调节所产生的脉冲宽度调变驱动信号，达到动态调节切换电晶体的驱动能力的目的并改善电气品质及整体源转换效率。
【背景技术】
[0002]电源转换技术对于日益蓬勃发展的电子产业相当重要，因为不同的电子产品需要不同电压或电流的电源而运作。比如，积体电路(IC)需要5V或3V，电动马达需要12V直流电，而液晶显示器中的灯管需要更高压的电源，如1150V。因此，需要不同电源转换器以满足所需。
[0003]在现有技术中，切换式(交换式)电源转换技术是目前电子业界常用的电源转换技术之一，主要是利用高频率的脉冲宽度调变(PWM)信号以驱动切换电晶体(或称驱动电晶体)的导通，进而控制与切换电晶串联连接的电感(或变压器)的电流，由于电感本身具有保持电流的作用，防止瞬间改变，所以当切换电晶体被瞬间关闭时，此时原有电流不会立即改变，而是相对缓慢的变化，使得电感被充电或放电，达到改变输出电压的目的。
[0004]参考图1，现有技术调节切换电晶体的驱动能力的示意图，其中提供驱动信号VDl的预驱动器(pre-driver)的驱动能力是固定的供应电流/移除电流(source current/sink current)架构。如图1所示，为调节切换电晶体Ml的驱动能力，可配置第一闸极电阻RG1、第二闸极电阻RG2、切换二极体Dl以及接地电阻(或称下拉电阻)RGG，其中第一闸极电阻RGl及第二闸极电阻RG2是串联而连接到切换电晶体Ml的闸极G，切换二极体Dl是与第二闸极电阻RG2并联连接，且接地电阻RGG连接至切换电晶体Ml的闸极G以及接地GND。因此，在打开切换电晶体Ml时，驱动信号VDl可控制驱动电流IGl经由第一闸极电阻RGl及第二闸极电阻RG2而到达切换电晶体Ml的闸极G，其中切换二极体Dl因反偏而关闭，进而提尚兩极G的电压而使切换电晶体Ml导通。另外，在关闭切换电晶体Ml时，可降低驱动信号VD1，使得闸极G的电压因关闭电流IG2而降低，进而关闭切换电晶体M1，其中切换二极体Dl因顺偏而导通，所以关闭电流IG2会经由切换二极体Dl及第二闸极电阻RG2，而不会流过第一闸极电阻RG1，同时，关闭电流IG2藉接地电阻RGG而导向接地GND。
[0005]因此，利用适当设定第一闸极电阻RG1、第二闸极电阻RG2、接地电阻RGG的电阻值，以及切换二极体Dl的电气参数，即可达到调节切换电晶体Ml的驱动能力的目的。
[0006]举例而言，针对切换电晶体Ml的关闭操作，当第一闸极电阻RGl设定为O欧姆及第二闸极电阻RG2设定为22欧姆时，切换电晶体Ml的汲源电压的下降时间为80ns，且切换电晶体Ml的闸源电压的米勒平台约为200ns，而当第一闸极电阻RGl设定为100欧姆及第二闸极电阻RG2的总电阻值设定为22欧姆时，下降时间可拉长为104ns，同时切换电晶体Ml的闸源电压的米勒平台拉长到约300ns。因此，可降低第一闸极电阻RGl及第二闸极电阻RG2的电阻，以提高转换效换，但是无法改善EMI。然而，增加第一闸极电阻RGl及第二闸极电阻RG2的电阻，虽可拉长下降时间而改善EMI，但是当米勒平台过长时，会导致切换电晶体Ml的导通电阻无法迅速减小，不利于转换效率。
[0007]很明显的，上述现有技术的驱动能调节作法是藉调整第一闸极电阻RGl而控制切换电晶体Ml的导通速度，同时利用第二闸极电阻RG2调整切换电晶体Ml的关闭速度。然而，现有技术的缺点在于只能配置不同的第一闸极电阻RGl及第二闸极电阻RG2而改变驱动信号VDl对切换电晶体Ml的打开时间及关闭时间，虽然可适度减少切换损失，但是无法同时降低电磁干扰。即，当需要导通切换电晶体时，在原有关闭状态下的导通电流为O或趋近于0，所以如果此时的驱动电压上升较快时，对减少切换损失的帮助不大，反而会增加EMI的不良影响。另一方面，当切换电晶体已部分导通或完全导通时，导通电流已相当大，此时如果驱动电压的上升较慢或下降较慢，都会在整个切换过程中造成不小的电力损耗。
[0008]因此，非常需要一种电源控制装置，利用具有动态调节驱动能力的功能，增加实际应用时的弹性，藉以扩大应用领域，尤其是利用类比或数位操作的脉冲宽度调变驱动控制器，藉回授信号进行调节处理，对切换电晶体的驱动能力进行控制，进而达到动态调节驱动，同时可针对切换电晶体的状态，考虑电磁干扰(EMI)及切换损失，动态调节脉冲宽度调变驱动信号，提升电气品质，藉以解决上述现有技术的问题。
【发明内容】
[0009]本发明的主要目的在于提供一种动态驱动能力调节的电源控制装置，包括整流单元、功率因数校正单元、电源转换单元以及回授单元，其中整流单元接收交流输入电源，并整流成直流电源而传送至功率因数校正单元，以进行功率因数校正处理，并产生功率因数校正电源而传送至电源转换单元，此外，回授单元电气连接电源转换单元而形成控制回路，并由电源转换单元依据来自回授单元的回授信号，将功率因数校正电源转换成输出电源，用以供应外部负载。
[0010]具体而言，电源转换单元包括变压器、脉冲宽度调变(PffM)驱动控制器、切换电晶体、输出二极体以及输出电容，其中变压器包含一次侧线圈及二次侧线圈，切换电晶体连接至一次侧线圈的一端，PWM驱动控制器进行调节处理以控制切换电晶体，而变压器的二次侧线圈连接至串接的输出二极体以及输出电容，且输出电容是并联连接至负载，所以由输出电容产生输出电源而供应给负载。
[0011]回授单元包括第一电阻、第二电阻、第三电阻、闸流体(Thyristor)以及光耦合器，其中第一电阻、第二电阻、第三电阻为依序串接，且第一电阻及第二电阻的串接点连接至输出二极体及输出电容的串接点，用以接收输出电源，第二电阻及第三电阻的串接点连接至闸流体的闸极端，而闸流体的正极端连接输出电容，且光耦合器是连接在闸流体的负极端以及第一电阻之间。此外，光耦合器产生回授信号而回传至电源转换单元。
[0012]电源转换单元的PffM驱动控制器可依据回授信号，进行调节处理而产生PffM驱动信号，用以控制、驱动切换电晶体的导通及关闭操作。
[0013]电源转换单元的切换电晶体可为N型切换元件，比如N通道金氧半电晶体(N-channel Metal-Oxide Semiconductor, NM0S)或 NPN 双载子电晶体(BipolarTransistor)，而PffM驱动控制器可由多个独立电子元件经组合成硬体电路而实现，或是由中央处理器(CPU)或微控制器(MCU)藉执行软体程式或韧体程式而实现，S卩，本发明的PffM驱动控制器可利用类比方式操作，或完全以数位方式操作。尤其是，电源转换单元中PWM驱动控制器的调节处理包括以下步骤:
[0014]在一开始时，因连续导通模式(CCM)下的初始电流较小或非连续导通模式(DCM)下初始电流为0，所以需优先考虑EMI因素，使得PffM驱动控制器的驱动电压由OV上升到约5V的第一上升时间可适当拉长；
[0015]接着，因切换电晶体的电压和电流切换已经完成，为减小导通损耗，需要快速拉高驱动电压到8V以上，以确保切换电晶体进入饱和导通，使得导通电阻尽量减小，即缩短驱动电压由5V上升到超过约8V的第二上升时间；
[0016]接着，当要关闭切换电晶体时，因驱动电压的下降时间过长会增加导通损耗，所以需要缩短驱动电压的下降时间，即缩短驱动电压由超过8V下降到约5V的第一下降时间；以及
[0017]适当缩短驱动电压由约5V降低到OV的第二下降时间。
[0018]本发明的另一目的在于提供一种动态驱动能力调节的电源控制装置，包括整流单元、功率因数校正单元、电源转换单元以及回授单元，其中电源转换单元包含全桥电源转换架构、半桥电源转换架构、升压电源转换架构及降压电源转换架构的其中之一，尤其是，PWM驱动控制器同样藉进行上述的调节处理以控制切换电晶体，因而能达成动态调节驱动能力的目的。
[0019]因此，电源转换单元的PffM驱动控制器可依据回授信号而产生PffM驱动信号，用以驱动并控制切换电晶体的导通及关闭操作，进而达到动态调节切换电晶体的驱动能力的目的。整体而言，本发明是藉拉长第一上升时间，而改善EMI效应，并利用缩短第二上升时间、第一下降时间及第二下降时间，进而减少切换损失，并提升整体电源转换操作的效率，很适合应用于需要进行电源转换并需同时兼顾EMI及转换效率的领域。
【附图说明】
[0020]图1显不现有技术调节切换电晶体的驱动能力的不意图。
[0021]图2显示依据本发明第一实施例动态驱动能力调节的电源控制装置的示意图。
[0022]图3显示本发明第一实施例中驱动电压的第一上升时间、第二上升时间、第一下降时间及第二下降时间的操作波形示意图。
[0023]图4显示本发明第一实施例中驱动电压的导通操作的波形图。
[0024]图5显示本发明第一实施例中驱动电压的关闭操作的波形图。
[0025]图6显示本发明第二实施例动态驱动能力调节的电源控制装置的示意图。
[0026]图7显示本发明第三实施例的示意图。
[0027]图8显示本发明第四实施例的示意图。
[0028]图9显示本发明第五实施例的示意图。
[0029]图10显示本发明第五实施例中PMOS的第一上升时间、第二上升时间、第一下降时间及第二下降时间的操作波形示意图。
[0030]图11显示本发明第六实施例的示意图。
[0031]图12显示本发明第七实施例的示意图。
[0032]图13显示本发明第八实施例的示意图。
[0033]图14显示本发明第九实施例的示意图。
[0034]图15显示本发明第十实施例的示意图。
[0035]其中，附图标记说明如下:
[0036]10整流单元
[0037]20功率因数校正单元
[0038]21功率因数校正器
[0039]22 电感
[0040]23 二极体[0041 ]24 电容
[0042]25电晶体
[0043]30电源转换单元
[0044]31脉冲宽度调变(PffM)驱动控制器
[0045]32切换电晶体
[0046]32A第一切换电晶体
[0047]32B第二切换电晶体
[0048]40回授单元
[0049]60升压电阻
[0050]70降压电阻
[0051]80第一外部电源单元
[0052]90第一外部负载装置
[0053]Cl 电容
[0054]Co输出电容
[0055]Dl切换二极体
[0056]DD 闸流体(Thyristor)
[0057]Do输出二极体
[0058]DX辅助二极体
[0059]G 闸极
[0060]GND 接地
[0061]IGl驱动电流
[0062]IG2关闭电流
[0063]1n导通电流
[0064]LI 电感
[0065]Lo输出电感
[0066]Ml切换电晶体
[0067]MP米勒平台
[0068]P串接点
[0069]PH光親合器
[0070]Q1、Q2、Q3、Q4 切换电晶体
[0071]Rl第一电阻
[0072]R2第二电阻
[0073]R3第三电阻
[0074]RL 负载
[0075]RGl第一闸极电阻
[0076]RG2第二闸极电阻
[0077]RGG接地电阻
[0078]Tl、Tl’第一上升时间
[0079]T2、T2’第二上升时间
[0080]Τ3、Τ3’第一下降时间
[0081]Τ4、Τ4’第二下降时间
[0082]TRl变压器
[0083]Tf汲源电压下降时间
[0084]Tr汲源电压上升时间
[0085]TRl变压器
[0086]TR2变压器
[0087]Vl第一电压
[0088]V2第二电压
[0089]VDl驱动信号
[0090]VD PffM驱动信号
[0091]Vds汲源电压
[0092]VH最高电压
[0093]Vin输入电压
[0094]VL最低电压
[0095]Vo输出电压
【具体实施方式】
[0096]以下配合图式及附图标记对本发明的实施方式做更详细的说明，使熟悉本领域的技术人员在研读本说明书后能据以实施。
[0097]参阅图2，本发明第一实施例动态驱动能力调节的电源控制装置的示意图。如图2所示，第一实施例动态驱动能力调节的电源控制装置实质上是包括整流单元10、功率因数校正单元20、电源转换单元30以及回授单元40，用以将具有输入电压Vin的交流输入电源转换成具有输出电压Vo的输出电源，并提供输出功率给外部的负载RL。
[0098]具体而言，整流单元10接收交流输入电源，并整流成直流电源而传送至功率因数校正单元20，进而利用功率因数校正处理而产生功率因数校正电源，再由电源转换单元30接收，并经电源转换处理而产生输出电源以供应负载RL。回授单元40电气连接至电源转换单元40，用以将输出电源的输出电压Vo转换成回授信号FB，并回传至电源转换单元30，使得电源转换单元30能获得负载的状态，并据以动态调节驱动能力，以改善整体的电源转换效率。
[0099]上述的整流单元10、功率因数校正单元20以及回授单元40可由现有技术实现，并非本发明技术的重点，因此，以下仅简单描述。
[0100]整流单元10可由图中所示的四个所构成的桥式整流器而完成，而功率因数校正单元20 —般主要是使用功率因数校正器21，并配合电感22、二极体23、电容24、电晶体25，以达到校正功率因数的功能。
[0101]电源转换单元30包括变压器TR1、脉冲宽度调变(PffM)驱动控制器31、切换电晶体32、输出二极体Do以及输出电容Co，且变压器TRl包含一次侧线圈及二次侧线圈，而输出二极体Do是串接至输出电容Co，切换电晶体32连接至一次侧线圈的一端，PffM驱动控制器31进行调节处理而产生PffM驱动信号VD，以控制切换电晶体32的导通及关闭操作。此夕卜，二次侧线圈是串接至输出二极体Do及输出电容Co，且输出电容Co是并联连接至负载RL，并由输出电容Co产生，进而输出电源以供应给负载RL。
[0102]较佳的，PffM驱动控制器10可包括微控制器(MCU)或中央处理器(CPU)的单一晶片，或可由多个独立电子元件所构成的电路。因此，PWM驱动控制器10是以数位方式而实现，切换电晶体32可为N型切换元件，包含N通道金氧半电晶体(N-channel Metal-OxideSemiconductor, NM0S)或 NPN 双载子电晶体(Bipolar Transistor) ο
[0103]再者，回授单元40可包括第一电阻R1、第二电阻R2、第三电阻R3、闸流体(Thyristor)DD以及光耦合器PH，其中第一电阻R1、第二电阻R2、第三电阻R3是依序串接，且第一电阻Rl及第二电阻R2的串接点是连接至输出二极体Do及输出电容Co的串接点，用以接收输出电源，而第二电阻R2及第三电阻R3的串接点是连接至闸流体DD的闸极端(G端)，闸流体DD的正极端(A端)是连接至输出电容Co，且光耦合器PH是连接于闸流体DD的负极端(K端)以及第一电阻Rl之间，以使得光耦合器PH产生回授信号FB，并回传至PffM驱动控制器31。尤其是，PffM驱动控制器31可由回授信号FB而获得负载RL的负载状态，比如轻载或重载，进而经由调节处理而产生具适当波形的PWM驱动信号VD，藉以控制切换电晶体32的导通及关闭操作，而降低EMI及切换损失。
[0104]为达到降低EMI及切换损失的目的，请配合参考图3的波形，同时参考图4及图5的导通操作及关闭操作的波形图。更加具体而言，PWM驱动控制器31的调节处理可包括以下步骤:
[0105]在第一上升时间Tl内，将PffM驱动控制器31的PffM驱动信号VD的驱动电压由OV的最低电压VL上升到第一电压Vl ;
[0106]在第二上升时间T2内，将驱动电压由第一电压Vl上升到超过大于第一电压Vl的第二电压V2而达到最高电压VH，其中用以开始导通切换电晶体32而使切换电晶体32的汲源电压会下降；
[0107]维持一段预设时间；
[0108]在第一下降时间T3内，将驱动电压由超过第二电压V2的最高电压VH下降到第一电压Vl ;以及
[0109]在第二下降时间T4内，将驱动电压由第一电压Vl降低到OV的最低电压VL。
[0110]较佳的，上述的第一电压Vl可为3V至6V，而第二电压V2可为7V至9V。此外，切换电晶体32的汲源电压下降时间及汲源电压上升时间在输出功率为36W时分别小于约200ns及约100ns，且汲源电压下降时间是指切换电晶体32在导通过程中汲源电压由最高汲源电压下降至最低汲源电压的时间，而该汲源电压上升时间是指切换电晶体32在关闭过程中汲源电压由最低汲源电压上升至最高汲源电压的时间。再者，第一上升时间Tl、第二上升时间T2、第一下降时间T3及第二下降时间T4是利用藉加大或减少PffM驱动控制器31的驱动能力而分别动态调整、控制。
[0111]此外，上述的最低电压VL及最高电压VH可动态调整，藉以搭配不同MOS或电晶体，达到降低导通/切换损失的功效，提升转换效率。
[0112]为进一步清楚说明本发明的实际操作特点，将以NMOS的切换电晶体32当作范例。
[0113]具体而言，第一电压Vl是用以开始导通切换电晶体32，使得切换电晶体32的汲源电压Vds下降。此外，第一电压Vl约为切换电晶体32的米勒平台，其中米勒平台是指切换电晶体32在关闭至导通的切换过程中可维持某一定值的闸源电压Vgs，且当切换电晶体32的汲极电流Id为零时，可拉长第一上升时间Tl，以降低电磁干扰(EMI)，因为在此期间，汲极电流Id为零，不会影响切换损失。S卩，可在符合EMI的要求范围内，尽可能降低PffM驱动信号VD的驱动电压由OV上升到第一电压Vl的上升速度。同时，尽可能缩短第二上升时间T2、第一下降时间T3及第二下降时间T4以降低切换损失及导通损失至一极小值，因为在此期间的汲极电流Id不为零，所以速度太慢会导致耗电增加，降低整体转换效率。因此，可藉加大或减少PWM驱动控制器31的驱动能力而分别动态调整控制第一上升时间T1、第二上升时间T2、第一下降时间T3及第二下降时间T4。
[0114]以下将详细说明上述调节处理的具体功效。
[0115]首先，在连续导通模式(CCM)下的初始导通电流1n较小(比如电源转换一开始时)，或非连续导通模式(DCM)下初始导通电流1n为0，所以可不需考虑切换损失，而只考虑EMI因素，即尽量压制EMI的效应，此时，可适当拉长图中的第一上升时间Tl而达成。
[0116]对于PffM驱动信号VD由5V上升到约8V的第二上升时间T2，此时，切换电晶体32的电压和电流切换已经完成，导通电流1n上升，因此为了减小导通损耗，需要快速拉高驱动电压到8V以上，以确保切换电晶体32快速进入饱和导通，尽量减小导通电阻，降低切换损失及导通损失。
[0117]驱动电压的第一下降时间T3实质上是第二上升时间T2的相反过程，此时，切换电晶体32的电压和电流尚未进行切换，所以PffM驱动信号VD降低的时间如果太长，将增加导通损耗，因此，需缩短第一下降时间T3，使导通电流1n快速减少。
[0118]驱动电压的第二下降时间T4实质上是第一上升时间Tl的相反过程，此时导通电流1n较大，应优先考虑效率因素，即需要适当缩短第二下降时间T4，快速关闭切换电晶体32，使导通电流1n降到O或约为O。
[0119]因此，本发明能依据回授信号进行调节处理，调节最佳化的脉冲宽度调变驱动信号，改变切换电晶体(驱动电晶体)的驱动能力，同时达成降低EMI及导通损失的双重功能，不仅改善电气操作品质，并提高整体电源转换效率。
[0120]另外，进一步参考图6，本发明第二实施例动态驱动能力调节的电源控制装置的示意图。要注意的是，图6的第二实施例电源控制装置是类似于图2第一实施例的电源控制装置，其中的主要差异电在于第二实施例中变压器Tl的二次侧线圈的极性是相反于第一实施例，而且第二实施例中的电源转换单元30除了包括变压器Tl、脉冲宽度调变(PffM)驱动控制器31、切换电晶体32、输出二极体Do以及输出电容Co以外，还额外包括辅助二极体DX及输出电感Lo，而其余的元件皆相同，因此，以下将说明辅助二极体DX及输出电感Lo的技术特征，而不再赘述相同元件的技术。
[0121]如图6所示，输出二极体Do的正端连接至二次侧的一端，辅助二极体DX的正端连接至二次侧的另一端，而输出二极体Do的负端及辅助二极体DX的负端连接至输出电感Lo的一端，且输出电感Lo的另一端连接至输出电容Co的一端，输出电容Co的另一端连接至二次侧的该另一端。同样的，输出电容Co是并联连接至负载RL，并由输出电容Co产生，进而输出电源以供应给负载RL。
[0122]进一步而言，图6的设计架构是属于正向(Forward)架构，而图2的设计架构是属于返驰(Flyback)架构，是一般电源转换控制领域中常用的二种架构。
[0123]上述本发明的调节处理的技术也可应用于其他电源转换架构，比如全桥架构、半桥架构，或是用以控制充电电池的充电操作的升压(Boost)架构或降压(Buck)架构。下文中将提出这类的电路架构，以进一步说明本发明的特点，其中图7、图8、图9分别显示依据本发明第三、第四、第五实施例的电源控制装置的示意图，主要是使用具全桥架构的电源转换单元30，而图11、图12、图13分别显示依据本发明第六、第七、第八实施例的电源控制装置的示意图，主要是电源转换单元30具有半桥架构。
[0124]如图7所示，本实施例除了 PffM驱动控制器31的结构以外，其余元件皆相同于图2的实施例，因此，相同元件的操作将不再赘述。PWM驱动控制器31属于全桥电源转换架构，并包含变压器T2、PffM驱动控制器31、四个切换电晶体Ql、Q2、Q3及Q4、辅助二极体DX、输出电感Lo、输出二极体Do以及输出电容Co，其中变压器TR2包含一次侧线圈以及具有中间抽头的二次侧线圈，而二次侧线圈的一端连接至输出二极体Do的正端，二次侧线圈的另一端连接至辅助二极体DX的正端，输出二极体Do的负端连接至辅助二极体DX的负端以及输出电感Lo的一端，输出电感Lo的另一端连接至输出电容Co的一端，输出电容Co的另一端连接至二次侧线圈的中间抽头，且输出电容Co是并联连接至负载RL，而输出电容Co产生输出电源以供应给负载RL。
[0125]此外，该PffM驱动控制器31依据来自回授单元40的回授信号FB，进行调节处理以产生四PffM驱动信号，用以分别控制切换电晶体Ql、Q2、Q3及Q4的导通及关闭操作，而不同切换电晶体Ql、Q2、Q3及Q4所需的PffM驱动信号具有特定的波形关系，此为周知的现有技术，在此不作详细描述。不过要注意的是，每个PWM驱动信号是具有上述图3至图5的特性，用以明确限定PWM驱动控制器31的调节处理。
[0126]图7中的四个切换电晶体Q1、Q2、Q3及Q4都是利用NPN双载子电晶体而实现，而在图8的实例中，四个切换电晶体Q1、Q2、Q3及Q4都是NM0S，此外，图9的实例是使用二个PMOS以及二个NMOS，其电气操作如同前述实施例，因而不再赘述。
[0127]参考图10，显示图9中第五实施例的PffM驱动信号的电压的操作波形示意图，并分别标示相对应PMOS的切换电晶体所需PffM驱动信号VD’的第一上升时间Tl’、第二上升时间T2’、第一下降时间T3’及第二下降时间T4’的波形。更要注意的是，使用PMOS当作切换电晶体32时，是与相对应NMOS的驱动电压互为反相，且上升及下降的操作也为互反，藉以正确控制PMOS的导通及关闭的动作。
[0128]如第六实施例的图11所示，PffM驱动控制器31属于半桥电源转换架构，并包含变压器T2、PffM驱动控制器31、二个切换电晶体Ql及Q2、辅助二极体DX、输出电感Lo、输出二极体Do以及输出电容Co，其中二个切换电晶体Ql及Q2都是NPN双载子电晶体，而辅助二极体DX、输出电感Lo、输出二极体Do以及输出电容Co的连接方式是相同于图7，所以不再赘述。此外，变压器T2的一次侧线圈上二个切换电晶体Ql及Q2连接的方式也属于现有技术，不再赘述。要注意的是，PWM驱动控制器31所执行的调节处理也是相同于前述实施例。
[0129]进一步参考图12的第七实施例示意图及图13的第八实施例示意图，其中除了所使用不同型式的切换电晶体Ql及Q2外，其余元件相同。图12的二个切换电晶体Ql及Q2都是NM0S，而在图13中，使用一个NMOS及一个PMOS。第七实施例及第八实施例同样可达成第六实施例的电气功能。
[0130]此外，参考图14，本发明第九实施例的示意图，表示具有升压(boost)转换及动态驱动能力调节功能的电源控制装置。具体而言，第九实施例的电源控制装置包含PWM驱动控制器31、第一切换电晶体32A、第二切换电晶体32B、升压电阻60、降压电阻70、电感LI及电容Cl，主要是利用PffM驱动控制器31进行调节处理，用以将来自第一外部电源单元80的较低压的输入电源转换成较高压的输出电源而供应给第一外部负载装置90，藉以达成升压(boost)功能。由于升压架构的电源转换为一般现有技术，在此不作详细说明，而是专注于PWM驱动控制器31对第一切换电晶体32A及第二切换电晶体32B的个别电气控制操作，藉以达成动态驱动能力调节，同时降低电磁干扰及切换损失。
[0131]如图14所示，第一外部负载装置90是经相互串接的第一切换电晶体32A及第二切换电晶体32B而连接至接地，且第一切换电晶体32A可为NMOS或PM0S，第二切换电晶体32B也可为二极体，图中是显示第一切换电晶体32A为NMOS以方便说明，而第二切换电晶体32B为NM0S，其中第一切换电晶体32A及第二切换电晶体32B的闸极是由PffM驱动控制器31控制。第一外部电源单元80经电感LI而连接至第一切换电晶体32A及第二切换电晶体32B的串接点P，且由PffM驱动控制器31感测串接点P的电压值，用以控制第一切换电晶体32A及第二切换电晶体32B。PffM驱动控制器31经升压电阻60而连接至第一外部电源单元80，且经降压电阻70而连接至第一外部负载装置90。此外，电容Cl的一端连接第一外部负载装置90，且电容Cl的另一端为接地。
[0132]PffM驱动控制器31的调节处理是类似于上述图2的实施例，因而相类似的技术特征将不再赘述。要注意的是，本实施例与图2实施例之间的差异主要是在于图2实施例的PWM驱动控制器31只控制单一的切换电晶体32而已，但是本实施例的PffM驱动控制器31可同时控制第一切换电晶体32A及第二切换电晶体32B。因此，当第一切换电晶体32A为NMOS时，PffM驱动控制器31的操作可参考图3、图4及图5的波形，藉以控制每个第一切换电晶体32A及第二切换电晶体32B，而当第一切换电晶体32A为PMOS时，PffM驱动控制器31的操作可额外参考图10的波形。
[0133]此外，为避免导致第一切换电晶体32A及第二切换电晶体32B因大电流流过而损坏，所以在参考图3、图4、图5、图10的波形时，必须防止第一切换电晶体32A及第二切换电晶体32B同时导通。S卩，当第一切换电晶体32A关闭时，第二切换电晶体32B才可导通，同理，当第二切换电晶体32B关闭时，才可导通第一切换电晶体32A。
[0134]图15为本发明第十实施例的示意图，类似于上述图14的第九实施例，其主要的差异点在于第一外部电源单元80及第一外部负载装置90的连接位置互换，因此，第十实施例的电源控制装置可将来自第一外部电源单元80的较高压电源转换成较低压电源而供应给第一外部负载装置90，藉以达成降压(buck)功能，同时实现动态驱动能力调节，降低电磁干扰及切换损失。
[0135]同样的，第九实施例及第十实施例的PffM驱动控制器31可由多个独立电子元件经组合成硬体电路而实现，或是由一中央处理器(CPU)或一微控制器(MCU)藉执行一软体程式或一韧体程式而实现，而较佳的，PWM驱动控制器31是由数位操作的积体电路的中央处理器或微控制实现。
[0136]综上所述，本发明的特点主要在于利用脉冲宽度调变驱动控制器的调节处理，且在DCM下切换电晶体的初始导通电流为O时，尽可能降低切换电晶体的开通速度，因而减少电压的切换斜率，达到增加EMI边际的目的，降低EMI。此外，当切换电晶体在CCM下的初始导通电流不为O时，可加快切换电晶体的开通速度，减少切换损失，进而提升转换效率，同时确保电气品质。尤其是，本发明对于驱度能力的调节处理可适用于不同正向、返驰、全桥、半桥、升压、降压的电路架构，可扩大应用领域，相当具有产业利用性。
[0137]再者，本发明所揭露的电压动态可用调整利用不同MOS或不同电晶体当作切换电晶体的驱动方式，具体达成降低导通及切换损失的功效，因而提升整体的电源转万效率。
[0138]以上所述仅为用以解释本发明的较佳实施例，并非企图据以对本发明做任何形式上的限制，因此，凡有在相同的发明精神下所作有关本发明的任何修饰或变更，皆仍应包括在本发明意图保护的范畴。
【主权项】
1.一种动态驱动能力调节的电源控制装置，用以将具一输入电压的一交流输入电源转换成具一输出电压的一输出电源而提供一输出功率给外部的一负载，该电源控制装置包括: 一整流单元，用以接收该交流输入电源，并将该交流输入电源整流成一直流电源； 一功率因数校正单元，用以接收该直流电源，并进行一功率因数校正处理而产生一功率因数校正电源； 一电源转换单元，用以接收该功率因数校正电源并进行一电源转换处理而产生该输出电源，以供应该负载；以及 一回授单元，电气连接至该电源转换单元，用以将该输出电源的输出电压转换成一回授信号，并回传至该电源转换单元， 其特征在于，该电源转换单元包括一变压器、一脉冲宽度调变驱动控制器、一切换电晶体、一输出二极体以及一输出电容，且该变压器包含一次侧线圈及二次侧线圈，而该输出二极体串接至该输出电容，该切换电晶体连接至该一次侧线圈的一端，该脉冲宽度调变驱动控制器进行一调节处理而产生一脉冲宽度调变驱动信号，用以控制该切换电晶体的导通及关闭操作，该二次侧线圈是串接至该输出二极体及该输出电容，且该输出电容是并联连接至该负载，而该输出电容产生该输出电源以供应给该负载，该切换电晶体为一 N型切换元件，包含一 N通道金氧半电晶体或一 NPN双载子电晶体，而该脉冲宽度调变驱动控制器的脉冲宽度调变驱动信号是连接至该NMOS的闸极或该NPN双载子电晶体的基极，该脉冲宽度调变驱动控制器的调节处理包括以下步骤: 在一第一上升时间内，将该脉冲宽度调变驱动控制器的脉冲宽度调变驱动信号的一驱动电压由OV的一最低电压上升到一第一电压，其中用以开始导通该切换电晶体而使该切换电晶体的汲源电压会下降； 在一第二上升时间内，将该驱动电压由该第一电压上升到超过大于该第一电压的一第二电压而达到一最高电压； 维持一预设时间； 在一第一下降时间内，将该驱动电压由超过该第二电压的最高电压下降到该第一电压；以及 在一第二下降时间内，将该驱动电压由该第一电压降低到OV的最低电压， 其中该第一电压约为该切换电晶体的米勒平台，而该米勒平台是指该切换电晶体在关闭至导通的切换过程中维持某一定值的闸源电压，且当该切换电晶体的汲极电流为零时，拉长该第一上升时间以降低电磁干扰，同时缩短该第二上升时间、该第一下降时间及该第二下降时间以降低切换损失及导通损失。2.—种动态驱动能力调节的电源控制装置，用以将具一输入电压的一交流输入电源转换成具一输出电压的一输出电源而提供一输出功率给外部的一负载，该电源控制装置包括: 一整流单元，用以接收该交流输入电源，并将该交流输入电源整流成一直流电源； 一功率因数校正单元，用以接收该直流电源，并进行一功率因数校正处理而产生一功率因数校正电源； 一电源转换单元，用以接收该功率因数校正电源并进行一电源转换处理而产生该输出电源，以供应该负载；以及 一回授单元，电气连接至该电源转换单元，用以将该输出电源的输出电压转换成一回授信号，并回传至该电源转换单元， 其特征在于，该电源转换单元包括一变压器、一脉冲宽度调变驱动控制器、一切换电晶体、一辅助二极体、一输出电感、一输出二极体以及一输出电容，且该变压器包含一次侧线圈及二次侧线圈，而该输出二极体的一正端连接至该二次侧的一端，该辅助二极体的一正端连接至该二次侧的一另一端，该输出二极体的一负端及该辅助二极体的一负端连接至该输出电感的一端，该输出电感的一另一端连接至该输出电容的一端，而该输出电容的一另一端连接至该二次侧的该另一端，且该负载并联连接至该输出电容，该切换电晶体连接至该一次侧线圈的一端，该脉冲宽度调变驱动控制器进行一调节处理而产生一脉冲宽度调变驱动信号，用以控制该切换电晶体的导通及关闭操作，而该输出电容产生该输出电源以供应给该负载，该切换电晶体为一 N型切换元件，包含一 NMOS或一 NPN双载子电晶体，而该脉冲宽度调变驱动控制器的脉冲宽度调变驱动信号是连接至该NMOS的闸极或该NPN双载子电晶体的基极，该脉冲宽度调变驱动控制器的调节处理包括以下步骤: 在一第一上升时间内，将该脉冲宽度调变驱动控制器的脉冲宽度调变驱动信号的一驱动电压由OV上升到一第一电压，其中用以开始导通该切换电晶体而使该切换电晶体的汲源电压会下降； 在一第二上升时间内，将该驱动电压由该第一电压上升到超过大于该第一电压的一第二电压； 维持一预设时间； 在一第一下降时间内，将该驱动电压由超过该第二电压下降到该第一电压；以及 在一第二下降时间内，将该驱动电压由该第一电压降低到0V， 其中该第一电压约为该切换电晶体的米勒平台，而该米勒平台是指该切换电晶体在关闭至导通的切换过程中维持某一定值的闸源电压，且当该切换电晶体的汲极电流为零时，拉长该第一上升时间以降低电磁干扰，同时缩短该第二上升时间、该第一下降时间及该第二下降时间以降低切换损失及导通损失。3.根据权利要求1或2所述的动态驱动能力调节的电源控制装置，其特征在于，该回授单兀包括一第一电阻、一第二电阻、一第三电阻、一闸流体以及一光親合器，该第一电阻、该第二电阻、该第三电阻为依序串接，且该第一电阻及该第二电阻的一串接点是连接至该输出二极体及该输出电容的一串接点，用以接收该输出电源，而该第二电阻及该第三电阻的一串接点是连接至该闸流体的一闸极端(G端)，而该闸流体的一正极端(A端)是连接至该输出电容，且该光耦合器是连接于该闸流体的一负极端(K端)以及该第一电阻之间，以使得该光耦合器产生该回授信号。4.根据权利要求1或2所述的动态驱动能力调节的电源控制装置，其特征在于，该第一电压为3V至6V，而该第二电压为7V至9V。5.根据权利要求1或2所述的动态驱动能力调节的电源控制装置，其特征在于，该脉冲宽度调变驱动控制器是由多个独立电子元件经组合成硬体电路而实现，或是由一中央处理器或一微控制器藉执行一软体程式或一韧体程式而实现。6.根据权利要求1或2所述的动态驱动能力调节的电源控制装置，其特征在于，该切换电晶体的一汲源电压下降时间及一汲源电压上升时间在该输出功率为36W时分别小于约200ns及约100ns，且该汲源电压下降时间是指该切换电晶体在导通过程中的一汲源电压由一最高汲源电压下降至一最低汲源电压的时间，而该汲源电压上升时间是指该切换电晶体在关闭过程中该汲源电压由一最低汲源电压上升至一最高汲源电压的时间。7.根据权利要求1或2所述的动态驱动能力调节的电源控制装置，其特征在于，该第一上升时间、该第二上升时间、该第一下降时间及该第二下降时间是藉加大或减少该脉冲宽度调变驱动控制器的驱动能力而分别动态调整控制。8.—种动态驱动能力调节的电源控制装置，用以将具一输入电压的一交流输入电源转换成具一输出电压的一输出电源而提供一输出功率给外部的一负载，该电源控制装置包括: 一整流单元，用以接收该交流输入电源，并将该交流输入电源整流成一直流电源； 一功率因数校正单元，用以接收该直流电源，并进行一功率因数校正处理而产生一功率因数校正电源； 一电源转换单元，用以接收该功率因数校正电源并进行一电源转换处理而产生该输出电源，以供应该负载；以及 一回授单元，电气连接至该电源转换单元，用以将该输出电源的输出电压转换成一回授信号，并回传至该电源转换单元， 其特征在于，该电源转换单元包含一全桥电源转换架构或一半桥电源转换架构，而每个该全桥电源转换架构及该半桥电源转换架构包含一变压器、一脉冲宽度调变驱动控制器、至少一切换电晶体、一辅助二极体、一输出电感、一输出二极体以及一输出电容，且该变压器包含一次侧线圈以及具一中间抽头的二次侧线圈，而该二次侧线圈的一端连接至该输出二极体的一正端，该二次侧线圈的一另一端连接至该辅助二极体的一正端，该输出二极体的一负端连接至该辅助二极体的一负端以及该输出电感的一端，该输出电感的一另一端连接至该输出电容的一端，该输出电容的一另一端连接至该二次侧线圈的中间抽头，且该输出电容是并联连接至该负载，而该输出电容产生该输出电源以供应给该负载，该脉冲宽度调变驱动控制器依据该回授信号以进行一调节处理而产生至少一脉冲宽度调变驱动信号，用以分别控制该至少一切换电晶体的导通及关闭操作，且该脉冲宽度调变驱动控制器的调节处理包括以下步骤: 在一第一上升时间内，将该脉冲宽度调变驱动控制器的脉冲宽度调变驱动信号的一驱动电压由OV上升到一第一电压，其中用以开始导通该切换电晶体而使该切换电晶体的汲源电压会下降； 在一第二上升时间内，将该驱动电压由该第一电压上升到超过大于该第一电压的一第二电压； 维持一预设时间； 在一第一下降时间内，将该驱动电压由超过该第二电压下降到该第一电压；以及 在一第二下降时间内，将该驱动电压由该第一电压降低到0V， 其中该第一电压约为该切换电晶体的米勒平台，而该米勒平台是指该切换电晶体在关闭至导通的切换过程中维持某一定值的闸源电压，且当该切换电晶体的汲极电流为零时，拉长该第一上升时间以降低电磁干扰，同时缩短该第二上升时间、该第一下降时间及该第二下降时间以降低切换损失及导通损失。9.根据权利要求8所述的动态驱动能力调节的电源控制装置，其特征在于，该全桥电源转换架构包含一第一切换电晶体、一第二切换电晶体、一第三切换电晶体以及一第四切换电晶体，且该第一切换电晶体、该第二切换电晶体、该第三切换电晶体以及该第四切换电晶体是由NPN双载子电晶体、NMOS或PMOS所构成。10.根据权利要求8所述的动态驱动能力调节的电源控制装置，其特征在于，该半桥电源转换架构包含一第一切换电晶体及一第二切换电晶体，且该第一切换电晶体及该第二切换电晶体是由NPN双载子电晶体、NMOS或PMOS所构成。11.根据权利要求8所述的动态驱动能力调节的电源控制装置，其特征在于，该回授单兀包括一第一电阻、一第二电阻、一第三电阻、一闸流体以及一光親合器，该第一电阻、该第二电阻、该第三电阻为依序串接，且该第一电阻及该第二电阻的一串接点是连接至该输出二极体及该输出电容的一串接点，用以接收该输出电源，而该第二电阻及该第三电阻的一串接点是连接至该闸流体的一闸极端(G端)，而该闸流体的一正极端(A端)是连接至该输出电容，且该光耦合器是连接于该闸流体的一负极端(K端)以及该第一电阻之间，以使得该光耦合器产生该回授信号。12.根据权利要求8所述的动态驱动能力调节的电源控制装置，其特征在于，该第一电压为3V至6V，而该第二电压为7V至9V。13.根据权利要求8所述的动态驱动能力调节的电源控制装置，其特征在于，该脉冲宽度调变驱动控制器是由多个独立电子元件经组合成硬体电路而实现，或是由一中央处理器或一微控制器藉执行一软体程式或一韧体程式而实现。14.根据权利要求8所述的动态驱动能力调节的电源控制装置，其特征在于，该切换电晶体的一汲源电压下降时间及一汲源电压上升时间在该输出功率为36W时分别小于约200ns及约100ns，且该汲源电压下降时间是指该切换电晶体在导通过程中的一汲源电压由一最高汲源电压下降至一最低汲源电压的时间，而该汲源电压上升时间是指该切换电晶体在关闭过程中该汲源电压由一最低汲源电压上升至一最高汲源电压的时间。15.根据权利要求8所述的动态驱动能力调节的电源控制装置，其特征在于，该第一上升时间、该第二上升时间、该第一下降时间及该第二下降时间是藉加大或减少该脉冲宽度调变驱动控制器的驱动能力而分别动态调整控制。16.一种动态驱动能力调节的电源控制装置，用以将来自一第一外部电源单元具较低电压的一输入电源转换成具一较高电压的一输出电源而供应给一第一外部负载装置，藉以达成升压功能，该电源控制装置包括一脉冲宽度调变驱动控制器、一第一切换电晶体、一第二切换电晶体、一升压电阻、一降压电阻、一电感及一电容，其中该第一外部负载装置是经相互串接的该第一切换电晶体及该第二切换电晶体而连接至接地，且该第一切换电晶体为NMOS或PM0S，而该第二切换电晶体为NM0S，该第一切换电晶体及该第二切换电晶体的闸极是由该脉冲宽度调变驱动控制器所控制，该第一外部电源单元是经该电感而连接至该第一切换电晶体及该第二切换电晶体的一串接点，该脉冲宽度调变驱动控制器藉感测该串接点P以控制该第一切换电晶体及该第二切换电晶体，该脉冲宽度调变驱动控制器经该升压电阻而连接至该第一外部电源单元，且经该降压电阻而连接至该第一外部负载装置，该电容的一端连接至该第一外部电源单元，且该电容的一另一端为接地，其特征在于，该脉冲宽度调变驱动控制器的调节处理包括以下步骤: 在一第一上升时间内，将用以驱动通该第一或该第二切换电晶体的脉冲宽度调变驱动信号的一驱动电压由OV上升到一第一电压，藉以开始导通该第一或该第二切换电晶体，而使得该第一或该第二切换电晶体的汲源电压下降； 在一第二上升时间内，将该驱动电压由该第一电压上升到超过大于该第一电压的一第二电压； 维持一预设时间； 在一第一下降时间内，将该驱动电压由超过该第二电压下降到该第一电压；以及 在一第二下降时间内，将该驱动电压由该第一电压降低到0V， 其中该第一电压约为该切换电晶体的米勒平台，而该米勒平台是指该第一或该第二切换电晶体在关闭至导通的切换过程中维持某一定值的闸源电压，且当该第一或该第二切换电晶体的汲极电流为零时，拉长该第一上升时间以降低电磁干扰，同时缩短该第二上升时间、该第一下降时间及该第二下降时间以降低切换损失及导通损失。17.—种动态驱动能力调节的电源控制装置，用以将来自一第一外部电源单元具较高电压的一输入电源转换成具一较低电压的一输出电源而供应给一第一外部负载装置，藉以达成降压功能，该电源控制装置包括一脉冲宽度调变驱动控制器、一第一切换电晶体、一第二切换电晶体、一升压电阻、一降压电阻、一电感及一电容，其中该第一外部电源装置是经相互串接的该第一切换电晶体及该第二切换电晶体而连接至接地，且该第一切换电晶体为NMOS或PM0S，而该第二切换电晶体为NM0S，该第一切换电晶体及该第二切换电晶体的闸极是由该脉冲宽度调变驱动控制器所控制，该第一外部负载单元是经该电感而连接至该第一切换电晶体及该第二切换电晶体的一串接点，该脉冲宽度调变驱动控制器藉感测该串接点P以控制该第一切换电晶体及该第二切换电晶体，该脉冲宽度调变驱动控制器经该升压电阻而连接至该第一外部负载单元，且经该降压电阻而连接至该第一外部电源装置，该电容的一端连接至该第一外部负载单元，且该电容的一另一端为接地，其特征在于，该脉冲宽度调变驱动控制器的调节处理包括以下步骤: 在一第一上升时间内，将用以驱动通该第一或该第二切换电晶体的脉冲宽度调变驱动信号的一驱动电压由OV上升到一第一电压，藉以开始导通该第一或该第二切换电晶体，而使得该第一或该第二切换电晶体的汲源电压下降； 在一第二上升时间内，将该驱动电压由该第一电压上升到超过大于该第一电压的一第二电压； 维持一预设时间； 在一第一下降时间内，将该驱动电压由超过该第二电压下降到该第一电压；以及 在一第二下降时间内，将该驱动电压由该第一电压降低到0V， 其中该第一电压约为该切换电晶体的米勒平台，而该米勒平台是指该第一或该第二切换电晶体在关闭至导通的切换过程中维持某一定值的闸源电压，且当该第一或该第二切换电晶体的汲极电流为零时，拉长该第一上升时间以降低电磁干扰，同时缩短该第二上升时间、该第一下降时间及该第二下降时间以降低切换损失及导通损失。18.根据权利要求16或17所述的动态驱动能力调节的电源控制装置，其特征在于，该第一电压为3V至6V，而该第二电压为7V至9V。19.根据权利要求16或17所述的动态驱动能力调节的电源控制装置，其特征在于，该脉冲宽度调变驱动控制器是由多个独立电子元件经组合成硬体电路而实现，或是由一中央处理器或一微控制器藉执行一软体程式或一韧体程式而实现。20.根据权利要求16或17所述的动态驱动能力调节的电源控制装置，其特征在于，该第一或该第二切换电晶体的一汲源电压下降时间及一汲源电压上升时间在该输出功率为36W时分别小于约200ns及约100ns，且该汲源电压下降时间是指该第一或该第二切换电晶体在导通过程中的一汲源电压由一最高汲源电压下降至一最低汲源电压的时间，而该汲源电压上升时间是指该第一或该第二切换电晶体在关闭过程中该汲源电压由一最低汲源电压上升至一最高汲源电压的时间。21.根据权利要求16或17所述的动态驱动能力调节的电源控制装置，其特征在于，该第一上升时间、该第二上升时间、该第一下降时间及该第二下降时间是藉加大或减少该脉冲宽度调变驱动控制器的驱动能力而分别动态调整控制。
【文档编号】H02M7/217GK105871232SQ201510033887
【公开日】2016年8月17日
【申请日】2015年1月23日
【发明人】林树嘉, 林敬渊, 林志峰, 谢文岳
【申请人】产晶积体电路股份有限公司