与所述电压比较芯片的2脚连接，所述第一电流互感器的4脚与所述电压比较芯片的4脚连接，所述第二电流互感器的4脚分别与第十二二极管的一端、数字信号处理器AD采样接口的2脚连接，所述第二电流互感器的3脚分别与第十二二极管的另一端、第十一二极管的一端、数字信号处理器AD采样接口的I脚连接，所述电压比较芯片的I脚分别与第一驱动芯片的11脚、第二驱动芯片的11脚连接。
[0037]本实施例中，SPWMl信号输入第一光耦电路、SPWM2信号输入第二光耦电路、SPWM3信号输入第三光耦电路、SPWM4信号输入第四光耦电路，第一光耦电路连接左半桥驱动电路，第二光耦电路连接左半桥驱动电路，第三光耦电路连接右半桥驱动电路，第四光耦电路连接右半桥驱动电路，左半桥驱动电路连接全桥电路，右半桥驱动电路连接全桥电路;光親隔离电路接收数字信号处理器产生的SPWM信号，通过光耦传递给驱动电路，驱动电路在接收到经光耦传递的SPWM信号，放大或自举后传递给全桥电路，全桥电路四桥臂接收到驱动电路传递的SPffM信号，控制其所在桥臂的导通与截止，实现直流电向交流电的逆变;采样比较电路是通过两路互感器隔离采集全桥电路输出端的电流值，一路反馈给数字信号处理器作为第一级保护的输入量，另一路经电压比较器，配合驱动芯片，直接实现第二级保护，两者结合组成功能完善的两级保护。
[0038]如图1所示，本实用新型包括光耦隔离电路1、自举悬浮驱动电路2、带滤波的全桥电路3、采样比较电路4。光耦隔离电路I连接自举悬浮驱动电路2，自举悬浮驱动电路2连接带滤波的全桥电路3，带滤波的全桥电路3连接采样比较电路4。
[0039]如图3所示，光耦隔离电路1、自举悬浮驱动电路2、带滤波的全桥电路3、输出采样比较电路4结构如下:
[0040]所述光耦隔离电路1:第一电阻Rl的一端接地，其另一端接第一光耦Ul的3脚。数字信号处理器产生的SPWM信号经第一信号输入接口 Jl的I脚接入第一光耦Ul的2脚。第一电容Cl的一端和第一光親Ul的8脚连接，且外接+15V电源。第一电容Cl的另一端、第五电阻R5的一端和第一光親Ul的5脚连接，且外接电源地。第五电阻R5的另一端、第一光親Ul的6、7脚和驱动电路中第一驱动芯片U5的10脚连接。第二电阻R2的一端接地，其另一端接第二光耦U2的3脚。数字信号处理器产生的SPWM信号经第一信号输入接口 Jl的2脚接入第二光耦U2的2脚。第二电容C2的一端和第二光耦U2的8脚连接，且外接+15V电源。第二电容C2的另一端、第六电阻R6的一端和第二光親U2的5脚连接，且外接电源地。第六电阻R6的另一端、第二光親U2的6、7脚和驱动电路中第一驱动芯片U5的12脚连接。第三电阻R3的一端接地，其另一端和第三光耦U3的3脚连接。数字信号处理器产生的SPWM信号经第二信号输入接口 J2的I脚接入第三光耦U3的2脚。第三电容C3的一端和第三光耦U3的8脚连接，且外接+15V电源。第三电容C3的另一端、第五电阻R5的一端和第三光耦U3的5脚连接，且外接电源地。第七电阻R7的另一端、第三光耦U3的6、7脚和驱动电路中第二驱动芯片U6的10脚连接。第四电阻R4的一端接地，其另一端接第四光耦U4的3脚。数字信号处理器产生的SPffM信号经信号输入接口 J2的2脚接入第四光耦U4的2脚。第四电容C4的一端和第四光耦U4的8脚连接，且外接+15V电源。第四电容C4的另一端、第八电阻R8的一端和第四光耦U4的5脚连接，且外接电源地。第八电阻R8的另一端、第四光耦U4的6、7脚和驱动电路中第二驱动芯片U6的12脚连接。
[0041]所述自举悬浮驱动电路2: J4为15V电源接口，第九电容C9的一端和第一驱动芯片U5的9脚连接，且接+15V电源。第九电容C9的另一端和第一驱动芯片U5的13脚连接，且外接电源地。第六电容C6的一端、第五二极管D5的一端均和第一驱动芯片U5的3脚连接，且外接+15V电源。第六电容C6的另一端和第一驱动芯片U5的2脚连接，且外接P0WER_GND。第一驱动芯片U5的11脚和采样比较电路中电压比较芯片U7的I脚连接。第十电容ClO的一端和第二驱动芯片U6的9脚连接，且外接+15V电源。第十电容ClO的另一端和第二驱动芯片U6的13脚连接，且外接电源地。第八电容C8的一端、第八二极管D8的一端和第二驱动芯片U6的3脚连接，且外接+15V电源。第八电容C8的另一端和驱动芯片U6的2脚连接，且外接P0WER_GND。第二驱动芯片U6的11脚和采样比较电路中U7的I脚连接。第十七电阻R17—端接电源地，另一端连接P0WER_GNDo
[0042]所述带滤波的全桥电路3:第十五电阻R15与第一功率场效应管Ql之间设有MOSl节点，第十三电阻R13与第二功率场效应管Q2之间设有M0S2节点，第十六电阻R16与第三功率场效应管Q3之间设有M0S3节点，第十四电阻R14与第四功率场效应管Q4之间设有M0S4节点；第十五电阻R15与第二电感L2之间设有MOS管Ql、Q2节点，第十六电阻R16与第一电感LI之间设有MOS管Q3、Q4节点；电容Cll的一端、第一电感LI的另一端和采样比较电路中互感器Tl的I脚连接。电容Cll的另一端、第二电感L2的另一端和采样比较电路中互感器T2的2脚连接。
[0043]所述采样比较电路4:第一电流互感器Tl的3脚分别与电压比较芯片U7的2脚和电阻R19的一端连接。第一电流互感器TI的4脚分别与电阻R19的另一端、电阻Rl 8的一端和电压比较芯片U7的4脚连接，且外接电源地。电阻R18的可变端和电压比较芯片U7的3脚连接。电阻R18的另一端、电阻R20的一端均和电压比较芯片U7的8脚连接，且外接+15V电源。电阻R20的另一端和电压比较芯片U7的I脚连接。第二电流互感器T2的4脚分别与电阻R21的一端、第十二二极管D12的一端和数字信号处理器AD采样接口 J5的2脚连接，且外接DSP_GND。第二电流互感器T2的3脚分别与电阻R21的另一端、第十二二极管D12的另一端、第十一二极管Dll的一端和数字信号处理器AD采样接口 J5的I脚连接。第十一二极管Dll的另一端和DSP_P0WER 连接。
[0044]如图3所示，本实用新型在采样比较电路4中有两路采样，第一路采样将采集电流值输入数字信号处理器的AD模块进行模拟信号向数字信号的转换，当处理器检测到电流值超过额定值2.5倍时，处理器通过调节SPmi信号占空比，降低全桥电路输出交流电的有效值，同时系统计时，持续时间超过IS时在软件上完成全桥开关管的锁闭。第二路采样将采集到的电流大小传入比较电路，当检测到电流值超过额定4倍时由硬件直接产生低电平“O”，并输入IR2110驱动芯片的11脚，实现全桥开关管的锁闭，通过软硬件完成电路的两级保护。在自举悬浮驱动电路2与数字信号处理器DSP芯片间加光耦隔离电路I利用TLP250高速光耦在保证开关频率的同时完成了数字信号处理器与功率电路间的隔离。自举悬浮驱动电路2中，C5是自举电容，+15V经过二极管D5、电容C5、功率场效应管Q2给电容C5充电，全桥电路3中的功率场效应管Ql管截止、功率场效应管Q2管导通时完成对驱动电路2中的电容C5充电，当带滤波的全桥电路3中的