专利名称：组合发送滤波器和数字/模拟转换器的制作方法
技术领域：
本发明总的来说涉及数字模拟转换(D-A)和信号滤波，且更特别地涉及数字无线通信装置中的组合D-A转换器和发送滤波器。
背景技术：
现代移动通信装置经常使用数字调制技术。数字调制提供了许多优于模拟调制的优点，诸如对通信频道的不利条件具有更大抗扰性和更高强度。数字调制调节数字差错的检测和校正码，它们能检测并校正在发送中产生的误差。数字调制也允许使用各种数字信号处理技术，诸如信源编码，加密和改善通信系统整个性能的均衡。
在数字通信系统中，调制信号(即发送信息)由符号或脉冲时序来表示。每个符号具有一有限数的状态。有2n个可能状态，其中n等于每个符号的位数。通过改变波形的特性将调制信号施加到载波波形上。例如，在调幅中，载波波形的振幅随调制信号线性变化。在相位调制中，波形的相位随调制信号线性变化。在复调制中，也称为正交调制，载波波形的振幅和相位都出现变化且因此在二维复平面中生成时间变化信号的向量。
图1示出了现有技术的平衡正交调制器的框图，它通常由标号10来表示。数字信号处理器(DSP)12产生与调制信号的I和Q分量相应的符号序列。符号序列与期望的复调制的实部和虚部相应。实部通过期望振幅乘期望相位角的余弦得到。虚部通过振幅乘期望相位角的正弦得到。数字模拟(D到A)转换器14将每个符号序列转换为模拟波形，将其称为I(同相)和Q(正交)调制波形。滤波器16去除在I和Q波形中的光滑阶跃变化，这将导致采样和量化的产生。缺少滤波，当调制波形中的阶跃变化可能会在发送信号中产生不期望的波谱分量，它将干涉临近的无线电频道。滤波器16为典型的低通滤波器，通过调制信号的期望分量而取消与在调制波形中的阶跃变化相关的高频率分量。在滤波后，将I和Q调制波形传送到正交调制器18中，它将在载波波形上去除调制波形。
众所周知，在现有技术中可利用有限脉冲响应(FIR)滤波器进行滤波，其在连续符号的滑动时窗上执行加权和。美国专利5867537公开了FIR滤波器的最新方法，在此一并参考引用。‘537专利公开了利用移位寄存器和电阻网络来实现发送滤波器的加权系数的滤波位序列的方法。将平衡的I和Q信号以位速率或期望的重复采样速率输入到移位寄存器中。将每个移位寄存器级的同相和反相输出连接到等同的第一和第二电阻网络上。第一和第二电阻网络包括多个表示期望发送滤波器权函数不同值的电阻。将移位寄存器的同相输出用于正权，反相输出用于负权。将第一组的同相和反相输出连接到第一电阻网络上，且将第二互补组的同相和反相输出连接到第二电阻网络上。因此，第一和第二网络产生适合输入到平衡正交调制器的互补I和Q输出。
利用电阻网络来执行滤波的一个缺点是用大电阻值来执行小的加权因数。因此，需要在FIR滤波器中进行进一步的改进。
本发明的概述本发明是在正交调制器中使用的组合数字模拟转换器和发送滤波器。根据本发明，将发送滤波器构建为通过使用组合网络诸如电阻网络连接到移位寄存器的抽头(tap)中来提供期望的抽头加权。为了避免使用过高的电阻值来执行很小的加权，利用梯形网络衰减来自具有小的组合权值抽头中的成分。然而，梯形网络仅可以提供从一个阶段到下一阶段的日益增加的衰减。为了易于使用梯形网络，因此在第一方面，本发明包括按照绝对值排列的滤波器抽头加权的排序，目的是为了确定修正顺序，其中必须将移位寄存器的抽头连接到梯形网络的连续部分上。在本发明的第二方面中，在L采样的每个位周期或时间片(chip)周期中重复采样因数操作的滤波器通过首先分离N抽头加权为L组N/L加权而构建，每个组对应L个重复采样相位之一。然后为每个组的N/L抽头设计电阻网络，其通过长度为N/L级的移位寄存器来提供并在时间片速率或位速率中进行时钟控制。L倍时间片或位速率的更高频率时钟对在网络中的L电阻网络的逐级选择进行控制，该网络连接到移位寄存器上以对每个L重复采样相位提供输出。
本发明的第三方面包括上述第一和第二方面的组合。在将N抽头加权分割成L组N/L加权后，将每组的L抽头加权按绝对值排序且每组的梯形网络提供来自每组分类顺序中连续抽头成分的衰减。开关的排列受L倍时间片率或位速率的重复采样时钟的控制，以确定通过移位寄存器的输出驱动的梯形网络，为每个相位提供滤波信号。
根据本发明的第四方面，当两个或多个重复采样相位的梯形网络包括相同的电阻值且仅顺序不同时，其中把抽头连接到连续梯形网络部分，可以将滤波器简化为与选择不同顺序的选择开关组合的梯形网络的单一拷贝，其中将移位寄存器抽头连接到具有不同采样相位的梯形网络上。
根据本发明的第五方面，可以将滤波器的对称输出设置为通过双重电阻网络来驱动平衡调制器，将双重网络连接到与那些电阻网络的初始副本的反极性连接的寄存器输出上。
附图的简要说明附图1是常规正交调制器的示意性图解。
附图2是使用移位寄存器的转换器/滤波器和加权移位寄存器输出的电阻网络的示意性图解。
附图3是使用移位寄存器的转换器/滤波器和电阻梯形网络的示意性图解。
附图4是说明电阻值计算方法的梯形的示意性图解。
附图5是本发明的转换器/滤波器的示范性梯形网络的示意性图解。
附图6是使用开关电阻网络的本发明的转换器/滤波器的示意性图解。
附图7是用于附图6的实施例中的开关的示意性图解。
附图8是根据本发明，利用附图6所示的开关电阻网络构建的整个转换器/滤波器的框图。
优选实施例的详细描述附图2是根据美国专利5867537使用的正交调制器的D到A转换器和发送滤波器20组合的示意性图解。转换器/滤波器20使用N抽头加权来执行N抽头有限脉冲响应滤波器。单个滤波器用在I和Q通道中。附图2中只有一个滤波器20。
I或Q位流进入具有多个存储元件的存储装置中，该存储元件接收和保存信号采样值。在已公开的实施例中，存储装置包括一具有N移位寄存器级24的移位寄存器22。每个移位寄存器24包括具有互补的同相输出Q和反相输出Q的触发器。为了实现重复采样，输出或抽头之间的间距不小于位速率或时间片速率。例如，移位寄存器级24的抽头可间隔为四分之一时间片周期，该时间片周期完成4个重复采样因数。
把在移位寄存器22每个级中的同相和反相输出连接到第一和第二电阻网络30，40上。在公开的美国专利5867537的实施例中，电阻网络30，40包括多个加权电阻器34，44，这些加权电阻设置在电阻器网络30，40的并联支路上。在电阻器网络30，40中的支路32，42和在移位寄存器22的级24之间具有一对一的对应关系。将并联支路32，42连接到移位寄存器22的反相或同相输出之一的一端。将每个支路32，42的另一端连接到求和节点36，46上。在与移位寄存器22的同相输出连接的第一电阻器网络30的支路32的阶段中，将同相输出连接到第二电阻器网络40的相应支路42中且反之亦然。因此，求和节点36和46的加权输出将是适合输入到平衡调制器的对称输出，诸如美国专利5530722中所描述的，在此一并参照引用。加权输出将大约在Vcc/2的中心线上逆相摆动。
通过期望的滤波器脉冲响应给出加权电阻器34和44的电导值G1到GN，该响应为期望滤波器频率响应的反相傅里叶变换。当理想的频率响应有限时，诸如在频域中方根增加(root-raised)的余弦响应，通过从频域到时域的转变获得的脉冲响应在长度上将是无穷的。因此，应当将脉冲响应截为N级有限数以便通过截断造成的光谱旁瓣(sidelobes)最小化，这在现有技术中是众所周知的。在使用图1的上述例子中，每个时间片重复四次也使得在频率响应中具有额外的sin(x)/x因数，这将首先通过sin(x)/x因数除期望频率响应来说明。在下面讨论的本发明的一个实施例中将避免这些。
当权值为负值时，将相应的加权电阻器34，44连接到移位寄存器22的反相输出上。同样地，当权值为正值时，将相应的加权电阻器34，44连接到移位寄存器22的同相输出上。如果需要虚数或复数，则将I滤波器的加权电阻器34，44连接到Q移位寄存器上，反之亦然。因此，完成任何权值，+ve，-ve，实数，虚数或复数都是可能的。
对都平衡的I和Q滤波器，具有2N电阻器，这些电阻器连接到在与1级Vcc相应的输出电压级瞬时的同相和反相输出上，且将其他2N连接到在0级或地电压的同相和反相输出上。因此通过两个2N组串联的加权电阻器34，44提供从Vcc到地的总电阻，且总的电流功耗是Vcc除以一组并联连接的的N加权电阻器34，44的净值。为了降低能量消耗，因而期望有高的电阻值。例如，假定Vcc＝3伏且3mA是目标能耗，则G1+G2+G3+…GN的和应当为1姆欧或者1K欧姆的电阻。对N＝128抽头，则平均电阻值则为128K欧姆，其对在使用多晶硅或扩散电阻的芯片的制作是一高值。长场效应晶体管(FET)，其上有附加励磁，是一种已知的在CMOS芯片上制作高值电阻器的可替换方式。然而，所有“芯片级”的电阻器具有宽的绝对值范围，但幸运的是它仅是决定滤波器频率响应的相对值G1∶G2∶G3…，且芯片内的电阻率比绝对值中的更精确。
当系数值范围大时，也将导致有平均值高于128K欧姆电阻的需求。高值电阻器的缺点是寄生电容对宽的带宽滤波器来说变得重要。因此，感兴趣的是在没有增加功耗的情况下寻找一降低电阻值的方法，同样感兴趣的是在没有额外电阻值的情况下寻找一执行小系数的方法。
现在参照图3，示出了本发明组合的N抽头滤波器/D-A转换器并由标号100表示。在图3的例子中，转换器/滤波器具有14抽头(N＝14)，但根据应用可以使用更多或更少的抽头。对I和Q通道使用单个转换器/滤波器100。I或Q位流进入具有14个移位寄存器级104的一组移位寄存器102中。每个移位寄存器级104包括一触发器且包括一正逻辑输出106(Q)和负逻辑输出108(Q)。从移位寄存器102的Q/Q输出的是所称为的抽头，Q抽头108形成Q抽头106的逻辑补数。与输入数据时间片率(或位率)相关的输入时钟频率决定在移位寄存器级104之间的抽头间距。在这个例子中，输入到移位寄存器102中的CLK信号为输入I或Q通道数据的时间片率的四倍，因此，抽头间距是时间片周期的四分之一，且滤波器/转换器100以四个重复采样因数进行操作。因此，输入流‘1010’变成重复采样的‘1111000011110000’，它代表一方波。
根据N抽头滤波器所需要的加权因数，该因数是从N滤波器系数中确定的，电阻梯形网络110和130为移位寄存器102的每个N抽头输出106和108提供信号衰减。梯形网络110包括一组都输入到梯形输出连接116中的分支输入122，每个分支输入122可能具有不同的加权特征。分支电路118连接相应的分支输入122到一系列包括多个加权电阻器144的电阻电路112上。每个分支电路118通过加权电阻器120，将在分支输入122中接收的外部信号连接到在串联电阻电路112中的不同节点或级上。电阻梯形网络110，130为施加到连续远离梯形输出连接116上的分支输入122中的外部信号提供递增的信号衰减。例如，假定在分支电路118中所有的加权电阻120具有相同的值，施加到在图3中以数字1表示的分支输入122上的信号将比以数字14表示的分支输入122上应用的信号有更大的衰减。在任何两个给定的分支或级之间的衰减变化范围取决于与两个给定电路118相连的电阻电路112中的两个节点之间的累计电阻。
梯形网络130被同样构建为具有串联加权电阻器134的串联电阻电路132，在外部应用信号和通过支路138的串联电路132之间提供连接的一组分支输入142，每个分支电路138具有加权电阻器140。
移位寄存器102的N个Q/Q输出抽头106和108与在一模式中的梯形网络110和130的支路输入122和142互连，该模式由任何所给的移位寄存器102输出抽头所需的抽头加权(信号衰减)决定。因为电阻梯形网络的逐渐衰减特性，将从需要最小加权(最大衰减)的移位寄存器102中输出的抽头最近连接到梯形网络110和130的梯形输出连接点116和136上。根据本发明，由滤波器执行的滤波抽头系数或加权因数以绝对值的升序排序且将梯形网络构建为在分类排序中执行加权因数。将移位寄存器102的寄存器级104按照相应抽头系数的绝对值为顺序连接到梯形网络110，130的支路122，132上。也就是，具有最小抽头加权(即最高电阻)的移位寄存器级104连接到第一支路输入122上且具有最大抽头加权(即最小电阻)的寄存器级104连接到相应的支路输入122上。在中间，移位寄存器级104按照抽头加权的升序连接到相应的支路输入122中。梯形网络110，130从第一级到最后一级提供逐渐减少的电阻以便在没有过大电阻值的情况下，可执行小的加权系数。
进一步，为了维持对称输出，如果将来自一给定的移位寄存器级104的Q输出106连接到梯形网络110的第三支路输入122上，然后，将来自同样给定的移位寄存器级104的Q输出连接到梯形网络130的第三支路输入142上。因此，串联电路112和132的加权输出116和136分别被对称输出以适合输入到平衡调制器中。加权输出将大约在Vcc/2的中心线逆向摆动。注意的是电阻梯形110或130可与从移位寄存器102的Q和Q输出互连，最初的N抽头滤波器系数的信号和振幅决定特定的互连。
作为根据抽头加权排序的例子，假定下面一组为14个抽头加权
按照绝对值的顺序，抽头加权如下
将同样的权值已经分组在一起。因为在本例中的对称性，梯形网络的右半和左半是等同的，且包括电导系数G1到G7和电阻R1到R6，其目的是满足在与输出节点相应的行中的导纳矩阵元素与期望权值W1到W7(W8到W14)的绝对值成正比。因为有13个自由度且仅有7个权值，则其他6个自由度(6个电阻R1-R6)可用来使得能量和时间片区的一些组合最小化或者简化设计。例如G1到G7的所有值可以相等，且所选择的R1到R6的值获得期望的加权分布。
图4示出了使用所有输入电导系数等于G0来设计梯形网络的方法。设想一活动的短路，所示出的连接到RM的右手侧。从电压源Vm流到地面的电流I的比例，和来自Vm-1的比例是系数CM和CM-1之比，其中系数C1到CM是按照升序排列(即CM为最小的系数，C1为最大值)。因此，输入电导G0和电阻Rm之间的关系可表示为
G0/(1+G0RM)∶G0＝CM∶CM-1公式(1)可将它重写为Rm-1＝(CM-1/CM-1)/G0公式(2)我们现在设想移动短路位置到右侧，到RM-1的右手侧。现在电压源VM和VM-1也被认为是具有同样信号，以便它们的期望分布与系数量CM+CM-1的和成正比。通过与G0并联与RM串联的G0的阻抗引起的分布可表示为新的电导值。
G0＝G0+G0/(1+G0RM-1) 公式(3)当RM-2被串联加入时，VM和VM-1的分布将与G0/(1+G0RM-2)成正比而来自VM-2的电流I的分布与G0成正比。这应当以(CM+CM-1)和CM-2的比值给出RM-2＝(1/G0)CM-2/(CM+CM-1)-(1/G′0)公式(4)现在我们将G0’与RM-2串联，然后与连接到VM-2上的G0并联以获得G0’的新值，然后可通过类似的推理得到RM-3＝(1/G0)CM-3/(CM+CM-1+CM-2)-(1/G′0)公式(5)等等，直到确定所有的值Ri。G0’的最终计算值给出梯形的输出电导率。
对较小的梯形网络可手工完成上述计算但作为计算机程序来完成则更实用。利用这样的计算机程序，与给定滤波设计相应的一组抽头加权(电阻器)是由根据本发明例子的13个抽头组合滤波器/转换器来确定的。下表提供了用于构建如图5所示的滤波器/转换器500的电阻值。
图5中的组合滤波器/转换器500为13抽头输出提供12个支路输入122，通过相关的移位寄存器510-Q8的Q13/Q13，将跳过Q1/Q1，因为它相关的加权系数为0。需注意的是每个支路电路118各自通过0.1毫姆欧(1/10K欧姆)的导纳G1到G12将连接到串联电阻器R1到R11连续节点上。梯形网络500提供一表示移位寄存器510的输入Q1到Q13的总和的输出连接点520，根据与应用的单个支路或级相关的衰减，将加权每个输入信号Q。如图5所示的梯形网络500允许在没有使用大的电阻器的情况下执行小的抽头加权，但对最小化能源消耗不是最优的。因此感兴趣的是限定一具有减少能耗的组合滤波器/转换器。
图6示出了本发明中组合转换器/滤波器的可替换的实施例，一般用标号600来表示。在本发明的这个实施例中，没有将电阻网络610和620构建为梯形网络。图6假定将I或Q数据流输入到移位寄存器602中，该寄存器包括一组以I或Q数据流的时间片或位速率连续输送的脉冲，而不是在给定的前一例子中假定的一组方波。图6进一步假定移位寄存器602在I或Q数据流的时间片或位速率中进行时钟控制。当方波信号假定是维持整个时间片周期的逻辑值时，脉冲信号仅激活每个时间片或者位周期的第一部分且另外部分的值为0。因此当以四倍时间片或位速率采样时，前面描述的方波输入I或Q位流产生‘1111000011110000’，而图6中的波形是1000000010000000…。
在前面的例子中，移位寄存器以快于输入I或Q数据的时间片或位速率的四倍进行时钟控制。现在假定前面例子的输入数据实际包括一组脉冲而不是方波，仅在每四个时钟脉冲的第一个脉冲期间激活输入信号。这将导致前面例子的移位寄存器仅通过每四个寄存器级的一个有意义的位来移位，其他三个级包括非数据0的采样 仅每第四个时钟脉冲激活该采样脉冲的输入。在前面的方波例子中的输入流中，从布尔符号到算术符号的改变，现在的脉冲输入变成‘1000-10001000-1000’，其中1代表布尔值‘1’，‘-1’代表布尔值‘0’，‘0’代表非数据且对从抽头到滤波输出不具有贡献。因此，当I或Q输入数据为以时间片速率传递的脉冲流时，仅前边描述的移位寄存器的抽头的1/4有助于在任何给定时间从梯形网络的输出信号。这种情况更完全地示出在下面的例子中
因此，请看上表中最后一行的算术表达式，移位寄存器通过四个时钟周期(假定四次重复采样)满足下表
因为移位寄存器以四倍的时间片或位速率进行时钟控制，时钟信号可被认为是有效具有四个时间片速率的时钟信号，四个时钟信号的每一个具有1/4时间片周期的连续偏移。因此，时间片周期可以说是具有四个相位，其与四个有效时间片速率时钟信号相当。在这四个“相位”的每个中，仅四分之一抽头有助于输出。
为了减少能量消耗，图6中的转换器/滤波器600利用从移位寄存器中实际上有助于梯形网络输出的N抽头输出的1/4。图6假定需要实现52抽头的滤波(N＝52)。在图6中，实现了具有N/4或13寄存器级的移位寄存器，而不是表面上需要的52寄存器级。这是可能因为移位寄存器602的13抽头有效地连接到每个I或Q时间片周期的四个相位的每个相位不同对的电阻器网络上。这通过该组开关630来完成。下面的解释应用到电阻网络610和620中。这里给定电阻器网络610的参考号码，相应的电阻器网络620的参考标志符在下面放入括弧中。从移位寄存器602输出的每个Q和Q抽头在四组电阻器616(626)之一内连接到一个电阻器上。这四组电阻器616(626)通过支路连接614(624)连接到求和节点618(628)上。对包括单个时间片周期的四个相位中的每个，所有4级开关630都假定一可能位置并通过指定加权电阻器616(626)之一将从移位寄存器602输出的Q和Q抽头连接到求和节点618(628)上。
这通过定时与驱动移位寄存器602的时间片周期时钟同步的开关来完成，但需要该速率的四倍。在这种情况下，从移位寄存器602的输出抽头13中的每个具有四个可能加权因数，一个为4个时间片周期相位之一。例如，在第一组支路(G11到G14)中，开关630连接到从移位寄存器102到1/4时间片周期的G11的移位寄存器输出抽头中，然后到下一个1/4周期的G12如此直到G14。其他开关630与其他组的支路功能相关。
因此，图6中的13抽头移位寄存器602实现一52抽头的功能(4相×13抽头＝52有效抽头)，但与通过在任何一个时间的电阻器数仅具有1/4功率来实现的直接52抽头相比节省了能量。如图6中所示的配置，它对交错排列时钟相位具有优势，该时钟相位控制开关630的旋转以便逐渐从一个电阻器的子集到下一个之间进行转换，每个时间片等同物中有效内插波形超过4个采样。这也避免了同时出现所有的开关失灵。开关630可利用晶体管来实现，也可作为N通道和P通道金属-氧化物-半导体场效晶体管(M0SFETS)的互补对来方便地实现。
尽管示出了连接到相同4极开关630上(即所有同相Q输出或所有反相Q输出)的四个电阻器组，可能的是一些系数将通过四个相位改变在进程中的符号，因此将特定组中的一些支路614(624)连接到移位寄存器602的同相输出上，而将在同一组的其他支路614(624)连接到移位寄存器602的反相输出上。
图6所示的多相解决方法可与图3和图6所示的电阻梯形网络一起使用。在这种情况下，需要设计四个梯形网络，一个用于采样每个相位，但每个梯形网络仅需要支持N/4移位寄存器抽头。当分为4个相位时，抽头加权子集将不是左右平衡，因此梯形网络将不平衡。设计一个不平衡的梯形需要对所有的系数按照前边描述的绝对值升序排序。再者，应当将与四个时间片或位周期相位相应的四个梯形网络设计为具有相同的输出阻抗，以防应用外部负荷。这避免了在四个相位之间变化的外部负荷的影响。在多相滤波器中，所有四个梯形的最后输出电导应当是一样的。因此，有必要换算每个梯形的值从而使得G0’的最终值相等。
下面表1和表2为具有4个重复采样因数的52抽头滤波器的示范性实施例。根据本发明，本例中的滤波器/转换器跨越13个位或时间片并被构建。从平衡的sin(x)/x响应获取加权。滤波器作为如图6中所示的多相滤波器/转换器网络被实施，但具有图3中所示的电阻梯形网络。表1给出了与四个采样相位之一对应的滤波抽头系数。
表1分类前的SIN(X)/X系数
表2给出并联和串联电阻器的电阻梯形网络值，一组值对应四个采样相位之一。与四个梯形网络对应的是四个采样相位。每个梯形网络应用上述分类的抽头加权。四个相位关于sin(x)/x响应对称设置，导致梯形2和3等同地远离抽头连接且梯形1和4也是等同地远离抽头连接。当平衡调制器需要输出平衡信号时，上述每个梯形网络必须对每个滤波器设置2个，将其连接到反极性的抽头上。
表2电阻梯形网络1..4的值
当其中两个梯形网络的两个相位相同时，例如上述相位2和相位3，当选择相位2来提供输出信号时，复制梯形网络的可替换的办法是使用单个梯形网络，且将该抽头转换为连接到相位2的抽头上，然后当轮到相位3提供输出信号时，转换为相位3的抽头。因此在每个时间片的四个采样中只需要两个不同的梯形网络来完成四个相位滤波操作，但每个必须被复制来提供对称输出。因此具有对称输出的四相滤波器仍然需要两个梯形网络的每个复制两个，形成总数为四个的梯形网络。然而每个梯形网络仅包括如美国专利5867537所描述的电导值的四分之一，因此为了使用梯形网络设计来为排序的连续抽头提供逐渐增加的衰减，通过使用本发明中的将抽头加权按照绝对值排序，则会降低网络的复杂性和能源的损耗。
为了在指定频道内保持无线电传输的波谱，上述电路在调制无线电信号之前对连续位流进行滤波。一些系统使用非连续传输即以有规律或无规律地开始和停止传输。例如TDMA系统只在指定的时间间隙内传输，该时间间隙在TDMA帧周期内有规律地发生。同样数据系统也传输短数据包，然后在传输下一个包之前等待应答。因而当到给滤波器和调制器提供第一个信息位时，需要考虑开始传输，在位出现之前不会立即传输，类似地当在最后位以后没有位时，则结束传输。开始传输的优选方法是在输入第一数据位之前，以零位值初始化传输滤波器，该第一数据位具有+1或-1的非零值。因此当对第一数据位输入时钟时，初始零值由非零位值取代。
为了表示数据位值为+1，-1或0，需要一三态信号。三态信号可由两个位线来表示，一个线表示零(0)或非零(1)的位数值，而另一个线则表示位的符号(+或-)。这可通过使用两个移位寄存器来完成；一个包括位符号，一个包括位数值。在作为三态数值的两个位线上使用两个移位寄存器进行数据流的传输。数据流在至少N个零值的前面开始，即将在数值位线上的数值设置为零且这些零值被时钟写入到新的数值移位寄存器中。当位数值线为零时，在位符号线上的位极是不重要的。将要传输的第一非零位使用与位数值线上的‘1’一起的位符号线。当保持位数值线为‘1’时，在位符号线上使用随后的数据位。在输入最后的数据位后，位数值线恢复到零且通过非零数值的最后位为要刷新的至少N位周期保持在零值，将数值移位寄存器恢复到所有的零状态。
当非零位存在于特定的寄存器位置时，将合适的梯形网络抽头连接到符号寄存器的同相(或者如果抽头具有负加权，则为反相)输出上。然而，当在寄存器中存在零位数值时，则将梯形网络抽头置为布尔‘1’和布尔‘0’之间的中间值，即Vcc/2电压，其中Vcc为电压水平为‘1’，‘0’为电压水平‘0’。
图7示出了开关630的设置，用于通过G0将梯形网络有选择地连接到符号寄存器预定的同相或反相输出上，或者可连接到Vcc/2线上。图7中的每个开关630包括两个通道732，734，每个通道具有背靠背形成的N和P场效应晶体管(FET)。控制线“开关(n)开”连接到通道732的N-FET上，该通道7 32连接到符号寄存器的同相或反相抽头输出上，而反相控制线“开关(n)关”连接到通道7 34的P-FET上。当“开关(n)开”在“1”电平且“开关(n)关”在“0”电平时，本例中通道732的N和P-FETS都电连接梯形电阻到Q1上。将该控制线连接到其他通道734中具有交换顺序的开关(n)上，以便此刻使连接到Vcc/2线的第二通道734具有高阻抗状态。
然而，当控制极性反向时，第一通道732关闭且第二通道打开，将抽头(n)连接到Vcc/2上。当控制抽头(n)的数数值寄存器保持在零时，后者将发生。在使用重复采样因数大于1且因此具有与每个相位相关的一对梯形网络的几个采样相位的多相滤波中，当没有选择该相位时，通道732，734将连接所有的梯形抽头到Vcc/2上。因此用“开关(n)开”表示的控制线由相位使能线和用于控制抽头(n)的数值寄存器的选择位的逻辑与形成，其中在图7中的例子中，数值位与符号位1(Q1)相关。
同样地，以类似的方式通过附图7中的第二个两路开关控制抽头(n-1)，使用由“开关(n-1)开”和“开关(n-1)关”表示的第二控制线，该控制线由相位使能线和用于控制抽头(n-1)的数数值寄存器的选择位的逻辑与形成，在附图7中的例子是数值寄存器位3，如所示出的连接到Q(3)上的抽头(n-1)。从上述讨论中可以得出，符号位不必连接到同样编号的抽头电阻上，而是按照抽头加权的分类排列成数值顺序。利用同样的连接顺序，将数值寄存器位连接到控制抽头上。
可以将每相开关电阻梯形网络的输出连接在一起。在四相滤波器中，零信号的三个梯形装载使用单个梯形相位，导致由四倍因数波动的输出电压的衰减。然后每组四个梯形的波峰-波峰电压的波动是从Vcc/2+Vcc/8到Vcc/2-Vcc/8，波动Vcc/4。连接到符号寄存器的反相输出上的第二组的四个梯形可提供反方向的输出电压波动，以在两个对称输出之间形成Vcc/2的波峰-波峰波动的对称信号的输出。衰减波动更适合驱动典型的平衡混频器，从而为了获得更大的输出信号波动，不必避免来自装载使能相位的非使能相位。
在平衡滤波器中，应当注意的是总是将Vcc/2线连接到从同相位极性起的反相位极的梯形抽头上，并且从而本身不必提供任何信号电流。因而，Vcc/2线不需要特别低的阻抗电压源并且能作为跨越供给线的电阻抽头而形成。当在开始和结束传输之后屏蔽所有相位时，将所有的梯形抽头连接到Vcc/2线上，该线确定供给平衡调制器的静止输出信号电压。
图8示出了包括用于控制梯形开关的门和符号寄存器和数值寄存器的4相和52抽头滤波器/转换器的整个框图，且用标号800来表示。注意的是，为了清楚期间，略去了在梯形820和830之间的十字形互连和根据上述的权值排序的符号寄存器802的输出寄存器抽头。
总的来说，在开关组808中的单个开关与符号寄存器802中的单个寄存器抽头相关。依次，在符号寄存器802中有关的单个寄存器抽头在数值寄存器804中具有相应的单个寄存器抽头。当在数值寄存器804中的单个寄存器抽头包括逻辑“0”时，将在开关组808中相应的开关将Vcc/2参考信号连接到梯形网络820之一的相应输入上，或连接到互补梯形网络830之一的相应输入上。该Vcc/2连接与在符号寄存器802中相应的寄存器内容无关。因此，当在数值寄存器804中相应的单个寄存器内容包括逻辑“0”时，在符号寄存器802中的单个寄存器抽头的逻辑“0”或“1”的内容对对称输出822和832不作任何贡献。
当在数值寄存器804中的单个寄存器抽头包括逻辑“1”时，在开关组中相应的开关将从符号寄存器802中的相应寄存器抽头输出连接到梯形网络820之一的相应输入上或者连接到互补梯形网络830之一中的相应输入上。通过依赖于输入到开关控制逻辑806的相位使能信号输入状态的开关，以后有更详细的描述，将寄存器抽头输出连接到梯形网络820或830的相应输入上。因此，在数值寄存器804中的单个寄存器抽头使在符号寄存器802的相应的单个寄存器抽头输出连接到梯形网络820之一或互补梯形网络830之一的相应输入上。
在图8中，符号寄存器802接收包括数字“1”和“0”值的输入数据流，符号寄存器802通过位速率时钟进行时钟控制，该位时钟的频率与输入数据流的位速率周期匹配。符号寄存器提供两组来自内部寄存器级的串联输出抽头，一组为另一组的逻辑补数。如前所述，这两组输出抽头与开关组808互连。在本例中，位速率时钟乘以开关控制逻辑806的四个因数来生成与位速率时钟同步但具有四倍频率导致四个重复采样因数M。该开关时钟用来对一组开关控制信号进行时钟控制，该开关控制信号为从开关控制逻辑806到开关组808的输出。
由符号寄存器802给定的输出抽头对应于开关组808的单个开关。将每个位速率周期通过开关时钟分为四个连续相位。符号寄存器802包括L寄存器级，L定义为所需要的滤波器抽头N数量除以重复采样因数M。因此，在本例中，符号寄存器802输出抽头的数量L＝52/4或13抽头每个抽头包括同相和反相输出。符号寄存器802中的每个L寄存器输出抽头具有对应的四个相位之一的权值，可通过滤波器抽头加权系数来确定。
通过对13输出抽头使用四组权值，组合滤波器/转换器具有相当于52抽头(每个位周期的四个相位乘以13抽头)。四个梯形网络820或互补梯形网络830的每个为符号寄存器802输出抽头提供四组权值之一。，从开关控制逻辑806输出的开关控制信号导致在开关组808中的同步开关以连续方式通过所有在每个相位基础上的四梯形/互补梯形网络，每个相位时间包括输入位周期的1/4。一起控制所有在开关组808中的开关，以便所有开关将相应寄存器抽头输出连接到相位1的加权上，然后连接到相位2的加权上等等。
总之，在开关组808中的单个开关与从符号寄存器802中输出的特定寄存器抽头输出对应。当与开关的相应符号寄存器对应的数值寄存器抽头包括逻辑“1”时，单个开关将其相应的符号寄存器抽头有选择地连接到梯形网络820和830的相应四个输入之一。在这种情况下，相位使能信号的二进制组合决定开关可选择地连接到四个可能梯形输入中的哪一个上。当单个开关的相应数值寄存器抽头为“0”时，开关有选择地将四个相应梯形网络之一输入到Vcc/2。再者，根据相位使能信号输入到开关控制逻辑806上，形成可选择连接。
注意的是在给定相位期间，当通过梯形网络820和互补梯形网络830取权重时，全体输出822符合给定组的同相或反相寄存器抽头输出。输出832代表输出822的补数，因此其信号的变化与在822输出中的相应变化具有逆相位。输出832相对于输出822的补数通过驱动该组寄存器抽头来完成，该组抽头是用来互补产生输出822的这组抽头。当然，将开关组808和梯形网络820和830进行连接，以便使用互补组寄存器抽头的加权因数与用来产生输出822的那些等同。
上述说明对本发明的实施例提供了详细说明。然而，对本领域普通技术人员来说，本发明允许在实施中具有更大的灵活性。此外，本发明的具体实施将依靠于设计的要求。一些系统将需要更多或更少的寄存器抽头。其他系统则可以根据高级微处理器，特定用途电路(ASICs)，现场编程的门阵列，或其他这种集成逻辑装置，将逻辑元件组合为集成系统，在这里分别说明。在启动设计参数和物理电路实现中的所有这些变化都可认为落在本发明的范围内。
权利要求
1.一种滤波器，用期望的滤波函数数字化滤波量化的信号采样，以提供滤波模拟信号，包括一存储装置，具有保存连续数字信号采样的多个存储元件，每个存储元件具有至少一个关联信号输出；多个组合网络，每个组合网络包括多个与每个所述信号输出相应的输入和输出，其中将所述组合网络的所述输出进行组合以提供所述滤波模拟输出；和一选择电路，在每多个信号采样相位期间，以预定序列将所述存储元件的选定信号输出分别有选择地连接到一个选定的所述组合网络的输入上以在输出时提供所述滤波模拟信号。
2.如权利要求1中的滤波器，其中所述存储装置是一移位寄存器。
3.如权利要求1中的滤波器，其中所述组合网络是电阻组合网络，该电阻组合网络具有与每个所述输入对应的至少一个加权电阻，且其中所述加权电阻的值根据一组加权系数来选择，该加权系数决定所述的期望滤波函数。
4.如权利要求3中的滤波器，其中至少一个信号输出包括一同相输出和一互补的反相输出。
5.如权利要求4中的滤波器，其中将对应正加权系数的所述组合网络的所述输入连接到一个所述同相输出上，且将对应负加权系数的所述组合网络的所述输入连接到一个所述反相输出上。
6.如权利要求3中的滤波器，其中将对应零加权系数的存储元件没有连接到所述组合网络上。
7.如权利要求3中的滤波器，其中每个所述电阻组合网络具有相同的电子输出阻抗。
8.如权利要求1中的滤波器，其中所述电阻组合网络是梯形网络，该梯形网络包括一系列串联电阻和多个并联电阻，将每个并联电阻的一端连接到所述系列串联电阻上且将另一端连接到与所述输入相关联的一端上。
9.如权利要求8中的滤波器，其中每个所述组合网络的每个输入具有一衰减特性，该衰减特性由各个所述加权系数决定。
10.如权利要求9中的滤波器，其中所述多个组合网络中的每个对应所述加权系数组的子集。
11.如权利要求10中的滤波器，其中在每个所述子集中的所述加权系数按照绝对值顺序来排序，且所述排序与所述组合网络中所述一个相邻输入有关。
12.如权利要求1中的滤波器，其中所述选择电路包括一个或多个开关，该开关在对应的信号采样相位期间，将所述多个组合网络的所述输入顺序连接到所述存储元件的所述信号输出上。
13.如权利要求12中的滤波器，其中所述开关是使用背对背P型和N型FETs的CMOS双向开关。
14.如权利要求12中的滤波器，其中除了在所述对应信号采样相位以外的信号采样相位期间，所述开关将所述每个输入连接到一默认电位上。
15.如权利要求1中的滤波器，其中所述至少一个信号输出包括一同相输出和一反相输出。
16.如权利要求15中的滤波器，其中所述多个组合网络包括第一多个组合网络，将其输入顺序连接到第一组所述反相或同相输出上，和第二等多的组合网络，将其输入连接到第二互补组的所述反相和同相输出上，其中将所述第一多个组合网络在第一输出时进行组合且将所述第二多个组合网络的输出在所述滤波信号输出的第二输出时进行组合，由此形成一对称的滤波模拟信号。
17.如权利要求1中的滤波器，其中所述数字信号采样是一位采样。
18.如权利要求1中的滤波器，其中所述数字信号采样是代表1，0，-1之一的三态信号采样。
19.如权利要求18中的滤波器，其中所述三态采样包括两个位，该两个位包括一表示正或负的符号位和一表示零或非零值的数值位。
20.一种滤波器，用期望的滤波函数数字化滤波量化的信号采样，以提供滤波模拟信号，包括一存储装置，具有保存连续数字信号采样的多个存储元件，每个存储元件具有至少一个关联的信号输出；至少一个电阻梯形网络，该梯形网络包括一个输出和多个输入，所述组合网络中的每个所述输入具有一关联的加权系数，该加权系数是从决定所述期望滤波函数的一组期望加权系数中选择出来的，所述输入根据所述相应加权系数的绝对值排序；和根据所述加权系数将每个所述信号输出连接到每个所述输入上，以在所述输出时提供所述滤波模拟信号。
21.如权利要求20中的滤波器，其中所述存储装置是一移位寄存器。
22.如权利要求20中的滤波器，其中所述至少一个电阻梯形网络包括多个梯形网络，每个梯形网络对应于一个采样相位，并与所述加权系数的相应子集有关。
23.如权利要求22中的滤波器，其中所述多个电阻梯形网络中的每个具有相同的电子输出阻抗，且将所述其中来自所述电阻梯形网络的所述输出进行组合以形成所述滤波模拟信号。
24.如权利要求22中的滤波器，进一步包括一开关电路，该开关电路在相应采样相位期间顺序选择所述多个电阻梯形网络中的每个。
25.如权利要求24中的滤波器，其中所述开关电路包括一组开关，该组开关在所述对应采样相位期间，将所述输入连接到所述存储元件的对应信号输出上。
26.如权利要求25中的滤波器，其中所述开关在除了对应采样相位之外的采样相位期间，将所述输入连接到一默认电位上。
27.如权利要求25中的滤波器，其中所述开关是使用背对背的P型和N型FETs的CMOS双向开关。
28.如权利要求20中的滤波器，其中所述至少一个信号输出包括一同相输出和一反相输出。
29.如权利要求28中的滤波器，其中所述至少一个电阻梯形网络包括第一电阻梯形网络，将其所述输入连接到第一组所述存储元件的所述反相和同相输出上，和第二等同的梯形网络，将其输入连接到第二互补组的所述存储元件的所述反相和同相输出上。
30.如权利要求29中的滤波器，其中所述第一电阻梯形网络的所述输出和所述第二电阻梯形网络的所述输出形成所述滤波模拟信号的对称输出。
31.如权利要求28中的滤波器，其中所述至少一个电阻梯形网络包括第一多个电阻梯形网络，每个电阻梯形网络具有输入，将该输入有选择地连接到第一组所述存储元件的所述反相和同相输出上，和第二等多的梯形网络，每个梯形网络具有输入，将该输入有选择地连接到第二互补组的所述存储元件的所述反相和同相输出上，将所述第一多个梯形网络的所述输出在第一输出时进行组合且将所述第二多个梯形网络的所述输出在第二输出时进行组合，以形成对称的滤波模拟信号。
32.如权利要求31中的滤波器，其中每个所述第一多个电阻梯形网络和相应等同的第二多个电阻梯形网络的每个与相应的采样相位对应，且与加权系数相应的子集有关。
33.如权利要求32中的滤波器进一步包括一开关电路，该开关电路在相应采样相位期间以预定序列选择所述第一多个梯形网络和所述第二多个梯形网络，以在相应采样相位期间对所述滤波模拟信号作贡献。
34.如权利要求33中的滤波器，其中所述开关电路包括一组开关，该组开关在所述相应采样相位期间，将选定的电阻梯形网络地所述输入连接到相应的信号输出上。
35.如权利要求34中的滤波器，其中所述开关在非对应采样相位期间，进一步将所述输入连接到一默认电位上。
36.如权利要求35中的滤波器，其中所述开关是使用背对背的P型和N型FETs的CMOS双向开关。
37.如权利要求28中的滤波器，其中当所述关联加权系数为正时，将每个所述输入连接到所述存储元件的一个相应所述同相输出上，且当所述关联加权系数为负时，则将其连接到所述存储元件的一个相应所述反相输出上。
38.如权利要求20中的滤波器，其中所述数字信号采样是一位采样。
39.如权利要求20中的滤波器，其中所述数字信号采样是表示1，0，-1之一的三态信号采样。
40.如权利要求39中的滤波器，其中所述三态采样包括两个位，该两个位包括一表示正或负的符号位和一表示零或非零值的数值位。
41.如权利要求40中的滤波器，其中当所述数值位的输出为非零时，将所述至少一个电阻梯形网络的所述输入分别连接到所述存储元件的所述输出上，且当所述数值位的输出为零时，将其连接到一默认电位上。
42.一种滤波器，在传输之前用期望的滤波函数平滑数字信号采样的数据块以提供一滤波输出信号，包括一存储装置，具有多个存储元件，该存储元件以表示正或负信号采样符号的符号位和表示零或非零信号采样数值的数值位来存储连续的数字采样，每个存储元件具有至少一个信号输出；至少一个组合网络，该组合网络具有一输出，所述电阻组合网络包括多个输入，将该输入连接到所述存储元件的一个相应所述信号输出上，其中当相应数值位为非零时，将每个输入有选择地连接到相应存储元件的一个相应信号输出上，且当所述数值位为零时，将其连接到一默认电位上。
43.如权利要求42中的滤波器，其中至少一个信号输出包括一同相输出和一反相输出。
44.如权利要求43中的滤波器，其中至少一个组合网络包括第一电阻组合网络，将其有选择地连接到第一组所述同相和反相输出上和第二电阻组合网络，将其有选择地连接到第二组所述同相和反相输出上，所述第一和第二电阻组合网络具有第一和第二组合输出以对所述期望滤波信号输出形成一对称输出。
45.如权利要求42中的滤波器，其中在所述数字信号采样数据块之前和之后的数字信号采样具有零值，且在所述数据块内的信号采样具有非零值，因此在所述块的开始时影响期望滤波信号输出向上斜坡的平滑和在所述块的结束时影响滤波信号输出向下斜坡的平滑。
46.如权利要求42中的滤波器，其中所述至少一个组合网络将所述数字信号采样和多个从所述期望滤波函数中确定的组合因数进行组合。
47.如权利要求46中的滤波器，其中所述至少一个组合网络为电阻梯形网络，每个输入具有一关联的加权系数，该加权系数是从决定所述滤波函数的一组加权系数中选择出来的，该输入根据所述关联加权系数的绝对值进行排序。
48.如权利要求42中的滤波器，其中所述至少一个组合网络包括多个电阻组合网络，当相应的数值位是非零时，在相应信号采样相位期间将所述多个电阻网络的所述输入有选择地连接到所述存储元件的相应信号输出上，且当所述相应的数值位是零时，在非相应采样相位期间将其有选择地连接到一默认电位上。
49.如权利要求48中的滤波器，其中将所述多个组合网络的所述输出进行组合以形成期望的滤波输出信号。
50.如权利要求47中的滤波器，包括多个梯形网络，其中当相应的数值位是非零时，在相应信号采样相位期间将所述多个电阻梯形网络的所述输入有选择地连接到相应存储元件的所述信号输出上，且当所述相应的数值位是零时，将其有选择地连接到一默认电位上。
51.如权利要求50中的滤波器，其中每个所述电阻梯形网络具有相同的输出阻抗。
52.如权利要求43中的滤波器，其中所述至少一个电阻组合网络使用多个组合因数来组合所述数字信号采样，该组合因数由一组加权系数给定，该加权系数决定所述期望滤波函数以提供所述滤波模拟信号。
53.如权利要求52中的滤波器，其中将具有正关联加权系数的至少一个电阻组合网络有选择地连接到所述存储元件的所述同相输出上，且将具有负关联加权系数的输入有选择地连接到所述存储元件的反相输出上。
54.如权利要求53中的滤波器，其中所述至少一个电阻组合梯形网络包括第一梯形网络，该梯形网络具有输入，将该输入连接到第一组所述存储元件的所述同相和反相输出上，和第二梯形网络，该梯形网络具有输入，将该输入连接到第二组所述存储元件的所述同相和反相输出上。
55.如权利要求50中的滤波器，其中在除了所述相应采样相位之外的采样相位期间，将每个所述输入连接到一默认电位上。
56.如权利要求51中的滤波器，其中在相应采样相位期间，每个所述梯形网络提供所述期望滤波输出信号。
57.一种用期望滤波函数来滤波数字信号以提供滤波模拟信号的方法，所述方法包括在多个连续信号采样相位期间，将连续数字信号采样连续输入到具有多个存储元件的存储装置中，每个存储元件具有至少一个信号输出；在每个所述连续信号采样相位期间，将所述存储元件的所述信号输出连接到多个组合网络中所选定的一个上，在相应信号采样相位期间，每个所述组合网络提供一输出；和在所述连续信号采样间隔期间，将所述组合网络的所述输出进行组合以提供所述滤波模拟信号。
58.如权利要求57中的方法，其中所述组合网络为具有多个输入的电阻网络，每个输入具有关联的加权电阻，其中根据所述期望滤波函数决定的加权系数来选择所述加权电阻的值。
59.如权利要求58中的方法，其中所述至少一个信号输出包括一同相输出和一互补的反相输出。
60.如权利要求59中的方法，其中将与正加权系数相对应的所述电阻网络的所述输入连接到所述一个同相输出上，且其中将与负加权系数相对应的所述组合网络连接到所述一个反相符号输出上。
61.如权利要求57中的方法，其中所述电阻组合网络是电阻梯形网络，该电阻梯形网络包括一系列串联电阻和多个并联电阻，将每个并联电阻的一端连接到一系列串联电阻上，且另一端连接到与所述多个输入相关联的一个上。
62.如权利要求61中的方法，其中所述串联和并联电阻提供多个衰减因数，每个因数对应于一个加权系数，该加权系数是从决定所述期望滤波函数的一组加权系数中选择出来的。
63.如权利要求57中的方法，其中所述多个组合网络中的每个相应于所述加权系数组的子集。
64.如权利要求63中的方法，其中在每个子集中的所述加权系数按照绝对值的顺序排序，且所述排序与所述组合网络中的所述相邻输入有关。
65.如权利要求57中的方法，其中所述至少一个信号输出包括一同相输出和一反相输出。
66.如权利要求65中的方法，其中所述多个组合网络包括第一多个组合网络，该组合网络具有多个输入，将该输入连接到第一组所述反相或同相输出上，和第二等多的组合网络，该组合网络具有输入，将该输入连接到第二组所述反相或同相输出上，其中将所述第一多个组合网络的输出在第一输出时进行组合，将所述第二多个组合网络的输出在第二输出时进行组合，由此形成一对称信号输出。
67.一种滤波数字信号采样的方法，每个采样由一符号位和一数值位来表示，用期望滤波函数来提供滤波模拟信号，所述方法包括将包括多个所述数值位的数值位流连续输入到具有多个存储元件的数值寄存器中；将包括多个所述符号位的符号位流连续输入到具有多个存储元件的符号寄存器中；当在所述数值位寄存器中的相应位为非零时，将在所述符号寄存器中的所述存储元件分别连接到至少一个组合网络的输入上；和将在所述组合网络的输入中出现的信号进行组合以在所述组合网络的输出时提供所述滤波模拟信号。
68.如权利要求67中的方法，其中在所述符号寄存器中的所述存储元件包括一反相和一同相输出，且其中将在所述符号寄存器中的所述存储元件连接到所述至少一个组合网络上的步骤包括将第一组所述反相和同相输出有选择地连接到第一组合网络的输入上，且将第二互补组的所述反相和同相输出有选择地连接到第二组合网络的输入上，以对所述滤波模拟信号形成一对称输出。
69.如权利要求67中的方法，其中在所述组合网络的所述输入中组合所述信号的步骤包括用一组加权系数加权在所述输入中的所述信号，该加权系数决定所述期望滤波函数。
70.如权利要求69中的方法，其中所述组合网络包括一电阻梯形网络，该电阻梯形网络具有多个输入，每个输入具有一衰减，该衰减对应于一个关联的所述加权系数。
71.如权利要求70中的方法，其中所述电阻梯形网络根据所述关联的加权系数的绝对值进行排列。
72.如权利要求67中的方法，其中所述至少一个组合网络包括多个组合网络，每个组合网络对应多个信号采样相位之一，且其中将在所述符号寄存器中的所述存储元件连接到所述至少一个组合网络上的所述步骤包括在每个所述信号采样相位期间将所述存储元件的所述多个信号顺序连接到相应的一个所述组合网络上。
73.如权利要求72中的方法，其中在所述符号寄存器中的所述存储元件包括一反相和一同相输出，且其中将在所述符号寄存器的所述存储元件连接到所述至少一个组合网络上的所述步骤进一步包括将第一组所述反相和同相输出连接到第一组合网络的输入上，且将第二互补组的所述反相和同相输出连接到第二组合网络的输入上，以对所述滤波模拟信号形成对称输出。
74.一种用期望滤波函数滤波数字信号采样以提供滤波模拟信号的方法，所述方法包括将连续数字信号采样输入到具有多个存储元件的一组存储装置中，每个存储元件具有至少一个输出信号，该输出信号与一组由所述期望滤波函数决定的加权系数相关；将所述存储元件的一个选定的所述输出信号分别连接到至少一个组合网络的输入上，每个所述输入相对于共同输出具有一衰减，该共同输出相应于一个所述加权系数，所述输入根据所述相应加权系数的绝对值进行排列；在所述组合网络中将所述多个输出信号进行组合，以在所述共同输出中产生所述滤波模拟信号。
75.如权利要求74中的方法，其中所述至少一个组合网络包括多个组合网络，该组合网络相应于多个数字信号采样相位，且其中所述连接步骤进一步包括在每个所述数字信号采样相位期间，将所述存储元件选定的输出信号有选择地连接到相应的所述多个组合网络之一上。
76.如权利要求75中的方法，其中在所述存储装置中的每个所述存储元件的至少一个输出信号包括一反相和一同相输出信号，且其中所述连接步骤进一步包括将第一组所述反相和同相输出信号连接到第一组合网络上，且将第二互补组的所述反相和同相输出信号连接到第二组合网络上，以对所述滤波模拟信号形成对称输出。
77.如权利要求74中的方法，其中在所述存储装置中的每个所述存储元件的至少一个输出信号包括一反相和一同相输出信号，且其中所述连接步骤进一步包括将第一在所述反相和同相输出信号连接到第一组合网络上，且将第二互补组的所述反相和同相输出信号连接到第二组合网络上，以对所述滤波模拟信号形成对称输出。
全文摘要
一种组合的滤波器和数字/模拟转换器(DAC)为将数字数据流转换成滤波模拟信号提供一集成装置。该组合滤波器/DAC使用一系列移位寄存器来实现N抽头数字滤波，该移位寄存器的寄存器输出抽头与电阻梯形网络互连。对电阻梯形的每个输入关于梯形输出节点具有一特定的信号衰减(加权因数)。每个梯形输入的加权因数与一个数字滤波器抽头系数对应。移位寄存器输出抽头与输入到装置中的梯形网络互连，该装置中的每个输出抽头与它所需的加权因数匹配。利用电阻梯形，在没有使用在高的宽波段电路中成问题的单个大值电阻器的情况下，可实现很小的加权因数。滤波模拟信号从梯形输出节点获得，并表示抽头输出的权值总和。通过将输入到移位寄存器的数据位分成M个相位，N抽头滤波器/DAC可以在N/M(L)长度移位寄存器中实现。每个L抽头与不同组的M电阻器有关。对每个M相来说，L抽头与不同组的M电阻器连接。因此，在任何时间仅驱动N/M电阻器，于是降低了能量消耗。该开关设计可与上述方案中的梯形网络组合，以降低功率并避免了使用大阻值的电阻器。
文档编号H03M3/02GK1398479SQ01804665
公开日2003年2月19日 申请日期2001年1月9日 优先权日2000年2月8日
发明者P·W·登特 申请人:艾利森公司