专利名称：直接数字幅度调制器的制作方法
技术领域：
本发明一般的涉及需要幅度调制的通信发射机。诸如电缆、蜂窝或者卫星通信的现代通信系统采用了诸如正交相移键控(QPSK)、偏置QPSK(OQPSK)以及正交幅度调制(QAM)等的非常量(no-constant)包络数字调制以增加频谱效率。为了发送一个非常量包络信号，需要在具有低功率利用率和不充分的线性的发射机中使用线性功率放大器。直接数字幅度调制器对于在多种通信系统中实现具有简单结构、良好线性以及高的功率利用率的发射机有着重要作用。
极性调制技术如图2所示。数据200被DSP单元201分割成数字幅度信号202a和相位信号202b。数字幅度信号202a通过DAC 203转换成模拟幅度信号，并且低通滤波器205清除DAC输出的混叠分量。数字相位信号202b在相位调制器204中调制输入的载波207，并且已调制的载波信号206b通过功率放大器208进行放大。模拟幅度信号206a对功率放大器208的增益进行线性控制。图2中的实施例比图1中的实施例的功率利用率更高，由于调制的载波信号是一个常量包络信号，所以能够使用非线性功率放大器。
图3a表示了一个带有模拟重建滤波器302的常规DAC 301，并且在图3b和图3c中分别显示了数字输入信号和模拟输出信号的频谱。根据图3b和图3c，当宽带信号被传送时，很难过滤掉DAC输出的混叠信号，并且由于DAC的非平坦正弦响应，使得想要的信号产生失真。随着时钟频率(fs)增加，混叠信号的衰减增加，因此信号失真被减弱。
图1和图2的实施例并不适合于完全的系统集成，特别是对于宽带数据传送。由于时钟频率(fs)的限制，它们需要复杂的模拟重建滤波器来消除混叠信号。该模拟重建滤波器甚至会需要分立的部件。
在移动通信中，高效率的功率放大器(PA)是必须的，因为PA决定了便携式系统的功率消耗。RF功率放大器工作在开关模式时的效率非常高，并且这种放大器放大常量包络信号。非常量包络信号的放大需要一个其功率利用率固有地比较低的线性PA。
图2说明传统的极性调制器。
图3说明传统的DAC、其数字输入和模拟输出的频谱。
图4以框图表示所发明的直接数字幅度调制器(DDAM)的原理和细节。
图5a表示本发明中的子开关(sub-switched)电流源单元的第一图5b表示本发明中的子开关电流源单元第一实施例的扩展。
图6表示本发明中的子开关电流源单元的第二实施例。
图7表示基于本发明的I-Q正交幅度调制器。
图8表示基于本发明的极性调制器的第一实施例。
图9表示基于本发明的极性调制器的第二实施例。
发明详述参考图1到图9可以清楚的明白本发明的优选实施例和本发明的优点。
参考图4，它表示了依照本发明的直接数字幅度调制器(DOAM)的框图。n比特的数字幅度输入信号406控制二进制权重(binary-weight)开关RF、IF或者DC电流源401-1，401-2，...，401-n。每一比特的二进制权重开关电流源被划分成子开关电流源单元(SU)。在最低有效位(LSB)b1，开关电流源被划分成p个子开关电流源单元SU11，SU12，....，SU1P。在任意的位by，开关电流源被划分成z个子开关电流源单元SUy1，SUy2，....，SUyz。在最高有效位(MSB)bn，开关电流源被划分成m个子开关电流源单元SUn1，SUn2，....，SUnm。不同位上的子开关电流源单元的数目可以是相同的或者不同的，这取决于技术中可利用的最小尺寸和/或内插的密度。在每个位中的SU的尺寸也可以是相同的或者不同的，这取决于内插的类型。
与数字输入406同步并具有时钟频率fs的时钟信号405，通过时钟延时线409被分成多个具有数字输入406一个周期内的延时的的延时时钟信号408。对于任意比特by，具有z个延时时钟信号，并且这些时钟信号之间的时间间隔在通常情况下是相同的，但是如有必要时间间隔也可以不同。by有效的时钟频率因而被提高到zfs，如果m/z被置为整数，则时钟延时线409可以获得简化，但这不是必须的。在线性内插的情况下，每个比特中的电流源被划分成相同尺寸的SU。在其它的情况下，可以根据所选择的内插函数将电流源划分成不同的大小。进入到子开关电流源单元的模拟输入信号407可以是RF、IF或者DC信号。当输入信号是RF或者IF时，输出410是幅度调制的RF或者IF信号。当输入信号是DC时，输出410是幅度调制的基带信号。由于高效的时钟频率和内插函数，DDAM的混叠信号的衰减增加并且对输出模拟滤波器的要求降低。利用如图5a所描述的RC充电和放电保持(RCH)电路，可以进一步增加混叠信号的衰减。
图5a表示当模拟输入信号是RF或者IF信号时的子开关电流源单元的第一实施例。数据信号501从DDAM的数字输入信号406得到，并且时钟信号502从DDAM中的时钟延时线409得到。数据信号501和时钟信号502被传送到寄存器512以产生输出信号503a和反相输出信号503b。被寄存器512的输出信号503a和反相输出信号503b分别控制的晶体管M4510和M5511能够对电流源晶体管M3509起开关的作用。晶体管M4510和M5511的大小可以被合适地选取以便与寄生电容一起来设定开关时间常数，从而获得位于零阶保持和一阶保持之间某个位置的保持特性。RC充电和放电保持(RCH)特性能够实现对混叠信号的较高的衰减。把差分的RF或者IF信号传送到晶体管M1508a和M2508b。电过两个负载Load1513a和Load2513b(不包括在每个子开关电流源单元中)提供，它们可以是有源的或者无源的，在芯片内的或者在芯片外的。差分RF或者IF输出506a和506b从晶体管M1508a和M2508b的漏极得到，并且两个差分输出的任何一个都可以是单端输出。晶体管M1508a和M2508b可以被从子开关电流源单元中分离出来并与其它部件结合。
图5b表示实现载波抑制DDAM的子开关电流源单元第一实施例的扩展。它使用两个图5a中的第一实施例，其中信号501、502、503a、503b、504和寄存器512被共享。晶体管M5510a和M10511b由寄存器512的输出信号503a控制，晶体管M6510b和M9511a由寄存器512的反相输出信号503b控制。差分RF或者IF信号被分别被送到晶体管M1508a和M4508d，M2508b和M3508c。晶体管M1508a和M3508c的漏极连接在一起，晶体管M2508b和M4508d的漏极连接在一起。电源通过负载Load1513a和Load2513b(不包括在每个子开关电流源单元中)提供，它们可以是有源的或者无源的，在芯片内的或者在芯片外的。晶体管M1508a、M2508b、M3508c和M4508d可以被从子开关电流源单元中分离出来并与其它部件结合。
图6表示当模拟输入是DC信号(即DC电源)时，子开关电流源单元的第二实施例。数据信号601从DDAM的数字输入406得到，并且时钟信号602从DDAM中的时钟延时线409得到。他们被发送到寄存器603。寄存器603的输出604a和反相输出604b被送到两个开关晶体管M1607a和M2607b。偏置信号605控制电流源晶体管M3606的偏置。连接到电源610的Load1608a和Load2608b(不包括在每个子开关电流源单元中)分别是开关晶体管M1607a和M2607b的负载，它们可以是有源的或者无源的，在芯片内的或者在芯片外的。差分基带输出609a和609b从开关晶体管M1607a和M2607b的漏极得到，并且两个差分输出的任何一个都可以是单端输出。
图7表示基于本发明的用于RF或者IF载波信号的正交调制器。要被传送的数据701被DSP单元702分割成数字I信号和Q信号。在DDAM703a和703b，I信号和Q信号调制其相位被分开90度的载波输入信号704a和704b。输入时钟707被DSP单元702以及DDAM703a和703b使用。DDAM的输出在组合器705中组合以产生数字调制的非常量包络信号706。大部分的混叠信号被DDAM的传递函数衰减。
基于本发明的极性调制技术被表示在图8。通过DSP 802，数据801被分割成数字幅度信号803和相位信号804。数字相位信号804调制输入载波信号806的相位并产生一个相位调制的常量包络信号807，后者被送到DDAM 808的模拟输入端。输入时钟810被DSP单元802和DDAM808使用。通过DDAM808，数字幅度信号803调制信号807的幅度以产生一个其中混叠信号可以被显著减小的数字调制的非常量包络信号809。
与直接调制RF和IF载波信号不同，本发明的DDAM可以被用于控制RF或者IF功率放大器的电压或电流偏置以便产生具有减小的混叠分量的非常量包络数字调制信号。图9表示这样一个实施例。在图9中DSP单元902把输入信号901分割成数字幅度信号903和数字相位信号904。数字幅度信号904在幅度调制器909中调制RF或者IF输入载波信号910。幅度调制的常量包络RF或者IF信号913在可变增益功率放大器907中被放大。可变增益功率放大器的增益由偏置信号906进行线性控制。来自DSP单元902的数字幅度信号903被被送到DDAM 905的数字输入端以产生具有减小的混叠分量的基带偏置信号906。DDAM 905的输出控制放大器907的增益以产生具有减小的混叠分量的数字调制的非常量包络RF或者IF信号908。当DSP部分902和相位调制器909被移走时，本实施例可以被用作幅度调制器。在这种情况下，信号903和信号913分别被数据901以及RF或者IF910替代。
建议的发明为数字化的发射机提供了解决方案。尽管已经结合
了本发明的优选实施例并在上述的具体说明中进行了描述，然而可以不脱离如附属的权利要求及其同等的文件所限定的总的发明概念的精神和范围而作出多种修改。
权利要求
1.用于产生幅度调制信号的直接数字幅度调制器(DDAM)，包括一个具有n个并行输入的n比特数字输入端、一个模拟输入端，一个时钟输入端和一个输出端；以及一个被送到n比特数字输入以便进行直接数字幅度调制的n比特数字输入信号；以及一个被被送到该模拟输入端以便进行调制的模拟输入信号，该模拟输入信号可以是RF、IF或者DC信号；以及一个被送到时钟输入端与该数字输入信号同步的时钟输入信号；以及一个时钟延时线，用于根据时钟输入信号来产生具有在数字输入信号的一个周期内的相等的或者不等的时间间隔的延时时钟信号；以及多个子开关电流源单元，它们在延时时钟信号精确控制的时刻，根据数字输入信号和延时的时钟信号的组合被切换成通或者断，以便分别产生或者消除量化的RF、IF或者DC电流和/或者电压；以及一个用于组合子开关电流源单元的输出的电路，在最简单的情况下该子开关电流源单元的这些输出仅仅被一起连接到所述输出端；以及所述的子开关电流源单元被分组在分别由n比特数字输入信号控制的n个分组中；以及在每个组中，由所述的分组根据计算子开关电流源单元的集总的电流和/或电压值产生的电流和/或电压值在通常情况下具有二进制权重，但是必要时也可以是其它的权重；以及取决于内插函数，在每个组中由所述子开关电流源单元产生的电流和/或电压值可以是相等的(线性内插情况下)或者是不等的(非线性内插情况下)；以及当子开关电流源单元的数目和延时时钟的数目增加从而减小混叠信号部分时，使用上述安排可以使DDAM的有效时钟频率显著提高。
2.依照权利要求1的正交调制器，包括具有一个数据输入端、一个时钟输入端和两个数字输出端的数字信号处理单元；以及两个依照权利要求1的DDAM；以及具有两个输入端和一个输出端的组合器；以及馈送到数字信号处理单元的数据输入端的数字输入信号；以及同时馈送到数字信号处理单元的时钟输入端和两个依照权利要求1的DDAM的时钟输入端的、与数字输入信号同步的时钟输入信号；以及两个模拟输入信号，其相位被分开90度，被分别馈送到两个依照权利要求1的DDAM的模拟输入端；以及所述数字信号处理单元把数字输入信号分裂成分别馈送到两个依照权利要求1的DDAM的数字输入端的I数字信号和Q数字信号；以及依照权利要求1的两个DDAM的所述输出被馈送到组合器的两个输入端；以及从组合器的输出端可以得到已正交调制的信号。
3.依照权利要求1的极性调制器的第一实施例，包括具有一个数据输入端、一个时钟输入端和两个数字输出端的数字信号处理单元；以及一个依照权利要求1的DDAM；以及具有一个数字输入端、一个模拟输入端和一个模拟输出端的相位调制器；以及馈送到数字信号处理单元的数据输入端的数字输入信号；以及馈送到相位调制器的模拟输入端的模拟输入信号；以及同时馈送到数字信号处理单元的时钟输入和两个依照权利要求1的DDAM的时钟输入端的、与数字输入信号同步的时钟输入信号；以及所述数字信号处理单元把数字输入信号分裂成一个馈送到依照权利要求1的DDAM的数字输入端的数字幅度信号和一个馈送到相位调制器的数字输入端的数字相位信号；以及作为相位调制的常量包络信号的幅度调制器的模拟输出被连接到依照权利要求1的DDAM的模拟输入端；以及从依照权利要求1的DDAM的输出端得到已极性调制的信号。
4.依照权利要求1的极性调制器的第二实施例，包括具有一个数据输入端、一个时钟输入端和两个数字输出端的数字信号处理单元；以及一个依照权利要求1的DDAM；以及具有一个数字输入端、一个模拟输入端和一个模拟输出端的相位调制器；以及具有一个载波输入端、一个偏置输入端和一个输出端的模拟功率放大器；以及馈送到数字信号处理单元的数据输入端的数字输入信号；以及馈送到相位调制器的模拟输入端的模拟输入信号；以及同时馈送到数字信号处理单元的时钟输入端和依照权利要求1的DDAM的时钟输入端的、与数字输入信号同步的时钟输入信号；以及所述数字信号处理单元把数字输入信号分裂成一个馈送到依照权利要求1的DDAM的数字输入端的数字幅度信号和一个馈送到相位调制器的数字输入端的数字相位信号；以及作为相位调制的常量包络信号的幅度调制器的模拟输出被馈送到模拟功率放大器的载波输入端；以及依照权利要求1的DDAM的输出端被馈送到模拟功率放大器的偏置输入端；以及从功率放大器的输出端得到已极性调制的信号。
5.依照权利要求1的子开关电流源单元的第一实施例，包括具有一个数据输入端、一个时钟输入端、一个数据输出端和一个反相数据输出端的寄存器；以及n-MOS晶体管M1、M2、M3、M4和M5，其中M1和M2的源极与M3的漏极连在一起、M3的栅极与M4和M5的漏极连在一起，并且M3和M5的源极接地；以及可以是差分RF或者IF信号的一个模拟输入信号和一个反相模拟输入信号被分别馈送到M1和M2的栅极；以及两个不被包括在每个子开关电流源单元中的负载Load1和Load2，其中Load1的端点1和Load2的端点1连接在电源上、Load1的端点2连接到M1的漏极并且Load2的端点2连接到M2的漏极；以及分别连接到寄存器的数据输入端和时钟输入端的数字数据输入信号和时钟输入信号；以及该寄存器的该数据输出端被连接到M4的栅极并且该寄存器的反相数据输出端被连接到M5的栅极；以及偏置输入信号被连接到M4的源极；以及差分模拟输出从M1和M2的漏极得到，并且二者之中的任何一个都可以是单端模拟输出；以及晶体管M4和M5的大小被适当选取以便与寄生电容来一起设置开关时间常数，从而获得介于零阶保持和一阶保持之间某一位置的保持特性以达到对混叠信号较高的衰减；以及晶体管M1和M2可以被从子开关电流源单元中分离出来并与其它部件组合，这一结构也可以使用双极型或者其它类型的晶体管实现，当使用p-MOS晶体管时，本实施例的结构被互补地翻转。
6.依照权利要求1的子开关电流源单元的第二实施例，包括具有一个数据输入端、一个时钟输入端、一个数据输出端和一个反相数据输出端的寄存器；以及n-MOS晶体管M1、M2和M3，其中M1和M2的源极与M3的漏极连接在一起，M3的源极接地；以及两个不被包括在每个子开关电流源单元中的负载Load1和Load2，其中Load1的端点1和Load2的端点1都连接在电源上、Load1的端点2连接到M1的漏极并且Load2的端点2连接到M2的漏极；以及分别连接到寄存器的数据输入端和时钟输入端的数字数据输入信号和时钟输入信号；以及该寄存器的该数据输出端被连接到M1的栅极并且该寄存器的反相输出端被连接到M2的栅极；以及一个偏置输入信号，被连接到M3的的栅极；以及从M1和M2的漏极获得差分模拟输出，并且二者之中的任何一个都可以是单端模拟输出，这一结构也可以使用双极型或者其它类型的晶体管实现，当使用p-MOS晶体管时，本实施例的结构被互补地翻转。
7.依照权利要求1和权利要求5的子开关电流源单元的第一实施例的扩展，它包括具有一个数据输入端、一个时钟输入端、一个数据输出端和一个反相数据输出端的寄存器；以及n-MOS晶体管M1、M2、M3、M4、M5、M7、M8、M9和M10，其中M1和M2的源极与M7的漏极连在一起，M3和M4的源极与M8的漏极连在一起，M7的栅极与M5和M9的漏极连在一起，并且M7和M9的源极接地，M8的栅极与M6和M10的漏极连在一起，并且M8和M10的源极接地，并且M5和M6的源极连在一起，M1和M4的栅极连在一起，M2和M3的栅极连在一起，M5和M10的栅极连在一起，M6和M9的栅极连在一起，M1和M3的漏极连在一起，M2和M4的漏极连在一起；以及一个模拟输入信号被馈送到M1和M4的栅极并且反相模拟输入信号被馈送到M2和M3的栅极，该模拟输入信号和反相模拟输入信号可以时差分的RF或者IF信号；以及两个不被包括在每个子开关电流源单元中的负载Load1和Load2，其中Load1的端点1和Load2的端点1都连接在电源上，Load1的端点2连接到M1和M3的漏极并且Load2的端点2连接到M2和M4的漏极；以及分别连接到寄存器的数据输入端和时钟输入端的数字数据输入信号和时钟输入信号；以及该寄存器的该数据输出端被连接到M5和M10的栅极，该寄存器的反相输出端被连接到M6和M9的栅极；以及一个偏置输入信号，被连接到M5和M6的源极；以及从Load1的端点2和Load2的端点2获得差分模拟输出，并且二者之中的任何一个都可以是单端模拟输出；以及晶体管M5和M6、M9和M10的大小被适当选取以便与寄生电容一起设置开关时间常数，从而获得介于零阶保持和一阶保持之间某一位置的保持特性以达到对混叠信号较高的衰减；以及这一结构也可以使用双极型或者其它类型的晶体管实现，当使用p-MOS晶体管时，本实施例的结构被互补地翻转。
全文摘要
利用发明的内插技术，本发明提供了用于调制射频信号(RF)或者中频信号(IF)或者基带信号的直接数字幅度调制器(DDAM)的多种实施例。该内插技术大大减少了混叠信号的幅度而无需使用模拟滤波器。因而本发明对于使多种通信发射机达到简单的结构、良好的线性和高的频率效率具有重要意义。
文档编号H03C1/36GK1473392SQ01818390
公开日2004年2月4日 申请日期2001年11月1日 优先权日2000年11月3日
发明者J·袁, Y·周, J 袁 申请人:艾利森电话股份有限公司